-
公开(公告)号：CN100405324C
公开(公告)日：2008-07-23
申请号：CN200610078226.9
申请日：2006-05-12
Applicant: 中国科学院计算技术研究所
IPC: G06F11/36
Abstract: 本发明公开了一种在微处理器用户态随机验证中实现核心态程序验证的方法。该方法包括：a)在指令模版中添加异常处理相关的约束；b)对指令级随机验证产生引擎进行改进；c)在指令级处理器模拟器中加入核心态指令的执行机制，设置寄存器，在系统运行核心态指令时提供正确结果；d)在指令过滤器中加入步骤a)中所添加的异常处理相关的约束的过滤装置；e)在仿真环境中加入异常监测逻辑和控制寄存器更新逻辑；f)在仿真环境提供的存储器中预存异常处理程序。本发明具有验证全面、验证效率高的优点。
-
公开(公告)号：CN100405289C
公开(公告)日：2008-07-23
申请号：CN200510053606.2
申请日：2005-03-08
Applicant: 中国科学院计算技术研究所
IPC: G06F7/52
Abstract: 本发明涉及一种浮点乘法器及其兼容双精度和双单精度计算的方法，包括双单精度连续编码填充单元，第一选择器，基2的波茨编码器，13:2的压缩树，14:2的压缩树，48比特加法器，4:2的压缩复合树，第二选择器，106比特加法器，48比特单精度舍入和规格化单元，106比特双精度舍入和规格化单元以及双精度和双单精度指数处理单元，本发明中浮点乘法器的双单精度复用了双精度的数据通路进行计算，包括基2的波茨编码器，乘法树的压缩，106比特加法器以及106比特双精度舍入规格化单元。在增加尽量少硬件的情况下，单精度乘法指令执行速度达到普通浮点乘法器的2倍，每拍可得到两个单精度浮点乘法结果，或者一个双精度乘法的结果。
-
公开(公告)号：CN1983163A
公开(公告)日：2007-06-20
申请号：CN200510132105.3
申请日：2005-12-16
Applicant: 中国科学院计算技术研究所
IPC: G06F9/38
Abstract: 本发明公开了一种利用例外机制维护多线程处理器的存储一致性的方法，该方法包括：当某一线程的一条取数指令进入访存管理队列时，查找其它线程的访存管理队列中是否有地址相关的存数指令，如果有则把该线程的取数指令置例外重新执行；当某一线程的一条存数指令进入访存管理队列时，查找其它线程的访存管理队列中是否有地址相关的访存指令，如果有则把该线程的存数指令置例外重新执行。这样，通过给两个线程间发生相关的访存指令置例外的机制，保证处理器不会同时处理两个线程间访存相关的指令，以此来保证线程间的存储一致性。
-
公开(公告)号：CN1306395C
公开(公告)日：2007-03-21
申请号：CN200410039460.1
申请日：2004-02-13
Applicant: 中国科学院计算技术研究所
IPC: G06F9/38
Abstract: 本发明公开了一种MIPS指令集的处理器扩展指令及其编码方法和部件。该扩展指令编码成MIPS指令集中浮点指令的格式，该格式中包括一格式域；所述扩展指令的格式域取值为现有的MIPS指令集中的浮点指令的格式域的保留值。该扩展指令的执行部件为一种功能增强的浮点部件，包括数据通路、输入寄存器、输出寄存器和执行浮点操作的浮点指令执行模块，还包括一个与所述浮点指令执行模块并联的扩展指令执行模块，一个判断指令是浮点指令还是扩展指令的选择模块。本发明在指令扩展时避免了引入新的指令格式而增加指令译码的复杂度，扩展指令复用原有的浮点指令的数据通路以及寄存器资源，避免了芯片复杂度的扩大，大大节省了芯片的面积。
-
Patent Agency Ranking
公开(公告)号：CN1831753A
公开(公告)日：2006-09-13
申请号：CN200510053606.2
申请日：2005-03-08
Applicant: 中国科学院计算技术研究所
IPC: G06F7/52
Abstract: 本发明涉及一种浮点乘法器及其兼容双精度和双单精度计算的方法，包括双单精度连续编码填充单元，第一选择器，基2的波茨编码器，13∶2的压缩树，14∶2的压缩树，48比特加法器，4∶2的压缩复合树，第二选择器，106比特加法器，48比特单精度舍入和规格化单元，106比特双精度舍入和规格化单元以及双精度和双单精度指数处理单元，本发明中浮点乘法器的双单精度复用了双精度的数据通路进行计算，包括基的波茨编码器，乘法树的压缩，106比特加法器以及106比特双精度舍入规格化单元。在增加尽量少硬件的情况下，单精度乘法指令执行速度达到普通浮点乘法器的2倍，每拍可得到两个单精度浮点乘法结果，或者一个双精度乘法的结果。
-
公开(公告)号：CN1271507C
公开(公告)日：2006-08-23
申请号：CN03155313.3
申请日：2003-08-26
Applicant: 中国科学院计算技术研究所
IPC: G06F7/52
Abstract: 本发明涉及微处理器体系结构技术领域，为当代微处理器加快除法和开根部件的计算速度同时降低该部件功耗提供了一种新型的处理方法。该方法是专门针对使用SRT-4算法的除法和开根部件。执行循环计算过程中，如果发现本次循环得到的两位结果如果为“00”，则直接可以得到四位结果；如果发现本次循环得到的两位结果如果为“01”，则直接可以得到三位结果。这样，本发明可以减小循环次数，提高除法和开根部件的处理速度同时降低功耗的目的。
-
公开(公告)号：CN1716183A
公开(公告)日：2006-01-04
申请号：CN200410009288.5
申请日：2004-06-30
Applicant: 中国科学院计算技术研究所
IPC: G06F9/38
Abstract: 本发明公开了一种应用于同时多线程处理器的取指控制装置及其方法，该装置包括用于记录每线程占用指令队列的项数的计数器、T选二多路选择器、第一按位取反器、第二按位取反器、第一模16运算器、第二模16运算器、第一二选一选择器、第二二选一选择器及减法器。本发明为每个线程计算了一个取指数量的上界，从而更加均衡地利用了取指带宽，使得同时多线程处理器的平均占用指令队列项数大幅度减少，指令队列冲突率显著降低，同时Cache(高速缓冲存储器)和TLB(快表)的命中率也明显提高，最终使得处理器的性能得到很大的提高。
-
公开(公告)号：CN1705269A
公开(公告)日：2005-12-07
申请号：CN200410042742.7
申请日：2004-05-25
Applicant: 中国科学院计算技术研究所
Abstract: 本发明公开了一种用于虚拟共享存储系统的远程取页方法及网络接口卡。该方法将网络接口卡上的存储器区域映射到用户进程的虚地址空间；源节点的用户进程直接访问其网络接口卡，产生并向目的节点的网络接口卡发送远程取页请求消息；目的节点的网络接口卡直接读取目的节点中的所需页；目的节点的网络接口卡向源节点的网络接口卡返回远程取页应答消息；源节点的网络接口卡直接将所述页写到源节点的内存区域。该网络接口卡增加了帧头分析逻辑、RDMA操作逻辑和虚实地址转换逻辑。在本发明中，用网络接口卡上的硬件处理大部分的协议开销，用户进程和网络接口卡可以双向直接访问，可以在不打断远程节点CPU的当前工作的情况下实现远程取页操作。
-
公开(公告)号：CN1515998A
公开(公告)日：2004-07-28
申请号：CN03155313.3
申请日：2003-08-26
Applicant: 中国科学院计算技术研究所
IPC: G06F7/52
Abstract: 本发明涉及微处理器体系结构技术领域，为当代微处理器加快除法和开根部件的计算速度同时降低该部件功耗提供了一种新型的处理方法。该方法是专门针对使用SRT－4算法的除法和开根部件。执行循环计算过程中，如果发现本次循环得到的两位结果如果为“00”，则直接可以得到四位结果；如果发现本次循环得到的两位结果如果为“01”，则直接可以得到三位结果。这样，本发明可以减小循环次数，提高除法和开根部件的处理速度同时降低功耗的目的。
-
-
-
-
-
-
-
-
Search Results
79
records
(took 0.038 seconds)
