-
公开(公告)号：CN100367676C
公开(公告)日：2008-02-06
申请号：CN200410045981.8
申请日：2004-05-27
Applicant: 中国科学院计算技术研究所
Abstract: 本发明涉及卷积编码设计和芯片可测性设计中的测试响应压缩电路。首先提出一种码率为n/1，距离为3的卷积码。根据该卷积码的基本校验矩阵可得到一种单输出时序压缩电路。当卷积码基本校验矩阵符合三个规则时，所设计的卷积码的距离就为3。符合这三个规则的基本校验矩阵可用一个自动方法实现，该方法分为8个步骤。卷积码到测试响应压缩电路的映射有三个规则，这三个规则均可用程序自动实现。本发明实现的是单输出压缩电路，所以具有压缩率高的特点。应用本发明压缩电路的全扫描设计，能够缩短扫描链长度，减少测试时间。
-
公开(公告)号：CN1988509A
公开(公告)日：2007-06-27
申请号：CN200610164873.1
申请日：2006-12-07
Applicant: 中国科学院计算技术研究所
IPC: H04L12/56
Abstract: 本发明公开了一种在传感器网络中形成精细汇聚梯度的方法，该方法包括：A、汇聚节点广播发送建立汇聚梯度的汇聚梯度广播命令包；B、接收到该汇聚梯度广播命令包的节点i分析该汇聚梯度广播命令包的包头，获取发送节点地址ID、发送节点跳数n，并将获取的发送节点地址ID和发送节点跳数n记录在自己的邻居列表中；C、节点i设定或更新自身的跳数，根据现有的邻居信息和自身跳数计算汇聚梯度，并转发该汇聚梯度广播命令包；D、节点i继续监听信道，并重复执行步骤B和C，直至到达局部稳定时间Ts时停止监听，形成精细汇聚梯度。利用本发明，解决了梯度带的不规整性和节点数据转发形态差异与数据负载的不均衡性问题。
-
公开(公告)号：CN1852259A
公开(公告)日：2006-10-25
申请号：CN200610072077.5
申请日：2006-04-06
Applicant: 中国科学院计算技术研究所
IPC: H04L12/56
Abstract: 根据本发明，提出了一种用于标志集合式两维报文分类及查找的设备，包括：两维报文分类装置，用于将两维规则库的针对报文的规则划分为前缀集合，并且将每个前缀集合划分为标志集合，并且利用标志集合的标志、维信息和合并串信息来建立查找表；外部存储器，用于散列存放每个标志集合分组所对应的哈希函数；以及多核处理器，用于当输入报文以进行查找时，进行控制以便利用两维报文分类装置中所建立的查找表来查找所述报文的匹配规则应处的标志集合，以获取所述报文的匹配规则。
-
公开(公告)号：CN1275177C
公开(公告)日：2006-09-13
申请号：CN200410007711.8
申请日：2004-03-05
Applicant: 中国科学院计算技术研究所
IPC: G06F17/50
Abstract: 本发明涉及超大规模集成电路设计验证技术领域，特别是组合电路的形式验证方法——等价性检验方法。该方法是以可满足性算法为引擎，增量地验证整个电路设计，所述方法具有两个阶段，第一阶段是确定两个电路内部的候选等价信号，并通过电路结构分析，对候选等价信号作静态筛选，第二阶段是通过子句分组实现增量可满足性方法，并验证每对候选信号的等价性。其主要特点在于：1)通过电路结构分析对电路内部的候选等价信号进行筛选，在验证过程中则动态地选择分割集中的等价信号，保证分割集中信号是相互独立的。2)通过对子句进行分组，来实现增量的可满足性算法，节省计算资源，提高算法性能和处理能力。
-
公开(公告)号：CN1595351A
公开(公告)日：2005-03-16
申请号：CN200410050005.1
申请日：2004-06-25
Applicant: 中国科学院计算技术研究所
IPC: G06F9/38
Abstract: 本发明涉及微电子技术领域，特别是一种基于MIPS指令集的处理器的多线程方法和装置。装置包括：微码程序存储器接口，内部寄存器信息表，外部存储器信息表，线程使能编号信息表，处理器程序存储器接口，微码分析电路，微码修改电路。包括步骤：处理器内部通用寄存器的分配和使用；处理器的外部存储器的分配；微码预处理单元保存信息；微码在使用通用寄存器或者外部存储器时的条件；微码预处理单元的处理微码步骤；利用微码分析电路和微码修改电路根据微码的特点分析和处理微码。本发明可用于基于MIPS指令集的处理单元IP核的性能改进，也可应用于基于MIPS指令集的处理器的性能改进，特别是用于网络处理器包处理微引擎的改进设计中。
-
Patent Agency Ranking
公开(公告)号：CN1558251A
公开(公告)日：2004-12-29
申请号：CN200410004831.2
申请日：2004-02-09
Applicant: 中国科学院计算技术研究所
IPC: G01R31/28 , G01R31/303
Abstract: 本发明涉及大规模集成电路结构性测试技术领域，特别是一种用于交流扫描测试中的片上快速信号生成电路。由模式计数器，二路选择器，与非门，三输入与门，自锁的存储单元组成。该电路具有可重配置、只需要高速时钟、结构简单、延迟小的特点。模式计数器在配置阶段根据配置信号输入设置模式计数器中的值，此时以低速运行。模式计数器在计数状态以快速运行，根据模式字的内容产生调制信号和高速时钟及电路使能信号进行简单运算后即可生成需要的快速捕捉信号。该捕捉信号可以应用于交流测试中，也可以应用于桥接故障诊断中作为快速捕捉信号。本发明提出的电路具有和待测电路无关的特性，因此可以作为一个独立的内核应用于系统级芯片(SOC)测试。
-
公开(公告)号：CN118099117A
公开(公告)日：2024-05-28
申请号：CN202211505068.6
申请日：2022-11-28
Applicant: 中国科学院计算技术研究所
IPC: H01L23/48 , H01L25/065 , H01L25/18 , H10B80/00
Abstract: 本发明提出一种基于可重用无源硅中介层的芯片，包括：多个芯粒；基板，用于提供电源、时钟和芯片外部输入输出信号；由多个瓦片构成的可重用无源硅中介层，每个瓦片表面和底面均具有凸块，通过底面的凸块与该基板电气连接，获取电源、时钟、外部输入输出信号；通过表面的凸块与该芯粒电气连接；且每个瓦片内包含竖直方向的硅通孔，在部分瓦片表面的凸块与瓦片底面的凸块之间形成电气连接，为该芯粒传送电源、时钟、芯片外部输入输出信号。本发明相对于已有的可重用无源硅中介层设计方案，所提出的方案数据传输性能更高、模块化能力更好、能够容忍导线故障。
-
公开(公告)号：CN113505825B
公开(公告)日：2023-07-21
申请号：CN202110759760.0
申请日：2021-07-06
Applicant: 中国科学院计算技术研究所
IPC: G06F18/214 , G06N20/00 , G06F18/2431 , G06F18/2413
Abstract: 本发明提供一种图计算装置，包括存储层、逻辑层、列控制器，所述存储层用于原始数据以及中间数据的存储；所述逻辑层包括树创建模块、动态构图模块以及图创建模块；以及所述列控制器用于控制数据在存储层和逻辑层之间迁移。本发明是针对动态图构建进行优化的专用硬件加速器架构，针对动态图更新的性能和吞吐量进行了优化，更贴近现实应用的需求。
-
公开(公告)号：CN109840585B
公开(公告)日：2023-04-18
申请号：CN201811124528.4
申请日：2018-09-26
Applicant: 中国科学院计算技术研究所
IPC: G06F17/16 , G06N3/0464
Abstract: 本发明涉及一种面向稀疏二维卷积的运算方法和系统，利用稀疏二维卷积具有分块计算的特性，将稀疏二维卷积转化为规则的二维卷积，使得不用对原始的运算单元进行侵入式地修改，只需要增加一个控制单元，就能消除稀疏二维卷积的冗余计算，从而获得更高的计算效率。
-
公开(公告)号：CN109543830B
公开(公告)日：2023-02-03
申请号：CN201811214639.4
申请日：2018-10-18
Applicant: 中国科学院计算技术研究所
Abstract: 本发明涉及一种用于卷积神经网络加速器的拆分累加器，用于将原始权重按计算顺序排列并按位对齐，得到权重矩阵，剔除权重矩阵中的松弛位，得到具有空位的精简矩阵，并使得精简矩阵的每一列中的基本位按计算顺序递补空位，得到中间矩阵，剔除中间矩阵中的空行，并将中间矩阵的空位置0，得到捏合矩阵，捏合矩阵的每一行作为捏合权重；根据激活值与原始权重中基本位的对应关系，得到捏合权重中每一位对应激活值的位置信息；将捏合权重送入拆分累加器，拆分累加器将捏合权重按位分割为多个权重段，根据位置信息，将权重段与对应的激活值进行求和处理，并将处理结果发送至加法树，通过对处理结果执行移位相加，得到输出特征图。
-
-
-
-
-
-
-
-
-
Search Results
225
records
(took 0.042 seconds)
