公开(公告)号：CN106406286A

公开(公告)日：2017-02-15

申请号：CN201610964635.2

申请日：2016-10-28

Applicant: 西安空间无线电技术研究所

Inventor： 孙星 ,  薛时雨 ,  孙宝华 ,  李彬 ,  郭语

IPC: G05B23/02

CPC classification number: G05B23/0213 ,  G05B2219/24065

Abstract: 本发明涉及一种雷达信号处理器高速数模混合电路的验证方法，该方法在FPGA中增加ROM数字源、逻辑选通开关和二选一开关，ROM数字源存储一组雷达数字回波信号的数字源，逻辑选通开关和二选一开关根据不同工作模式指令，通过上位机控制进行相应逻辑选择，实现数模混合电路数据通路之间的切换，能在不改变当前FPGA程序的状态下，对高速数模混合电路进行定量分析验证，便于在雷达信号处理器系统联试过程中快速对数模混合电路数据链路的正确性进行验证。该方法实现简单，资源消耗少，测试方便快捷，便于问题的定位和解决，提高高速数模混合电路的验证效率，适用于雷达信号处理器高速数模混合电路数据链路正确性的验证。