-
公开(公告)号:CN102723355A
公开(公告)日:2012-10-10
申请号:CN201210220695.5
申请日:2012-06-29
Applicant: 电子科技大学
CPC classification number: H01L29/7813 , H01L29/0634 , H01L29/0653 , H01L29/0878 , H01L29/7397
Abstract: 本发明涉及半导体技术。本发明解决了现有半导体器件在介质槽相对大间距、小密度情况下无法发挥高K介质作用问题,提供了一种槽栅半导体功率器件,其技术方案可概括为:槽栅半导体功率器件,其在半导体漂移区左右两侧增加了两个高K介质区,半导体漂移区中第一半导体区的两侧与两个第二半导体区相接触,两个高K介质区分别与两个第二半导体区的另一侧相接触。本发明的有益效果是,降低比导通电阻,提高耐压,适用于MOS器件或MOS控制的半导体器件。
-
公开(公告)号:CN206774552U
公开(公告)日:2017-12-19
申请号:CN201720523833.5
申请日:2017-05-11
Applicant: 电子科技大学 , 电子科技大学广东电子信息工程研究院
IPC: H01L29/739
Abstract: 本实用新型属于功率半导体技术领域,涉及一种具有载流子存储层的槽型SOI LIGBT。本实用新型相对于传统结构,具有以下几个特点:一、具有高浓度的载流子存储层,其在正向导通时起阻挡空穴的作用,使界面附近的空穴浓度增大,根据电中性原理,更多的电子注入漂移区,电导调制效应增强,进而降低器件的正向导通压降。同时,引入介质槽,在物理上阻挡空穴被阴极收集,起到进一步降低正向导通压降的作用,更重要的是,在正向阻断时起到辅助耗尽载流子存储层的作用,使得在高浓度载流子存储层的情况下器件保持高耐压;二、采用三栅结构,提高沟道密度;三、三栅结构与介质槽可以同时制作,无需额外的工艺步骤。(ESM)同样的发明创造已同日申请发明专利
-