-
公开(公告)号:CN202043073U
公开(公告)日:2011-11-16
申请号:CN201120180850.6
申请日:2011-05-31
Applicant: 电子科技大学
IPC: H03C3/40
Abstract: 本实用新型涉及一种用于CORDIC算法模校正的电路装置及方法。一种用于CORDIC算法模校正的电路装置,包括原始计算通路和模校正通路,所述原始计算通路的输出连接两个RAM即RAM-1和RAM-2,RAM-1、RAM-2的输出分别连接模校正通路的x、y两个通道的输入端。一种用于CORDIC算法模校正的方法,包括步骤:步骤1.首先计算出模校正的值K的大小,每一级运算都对应一个模校正因子ai,且ai∈{0,2-i},并将每一级的模校正因子存入模校正因子模块。本实用新型的有益效果是:模校正的电路装置中的模校正通路的设置避免了使用乘法器造成的电路不规则的情况,有效的突破了系统的速度瓶颈。
-
公开(公告)号:CN201107404Y
公开(公告)日:2008-08-27
申请号:CN200720081043.2
申请日:2007-09-12
Applicant: 电子科技大学
CPC classification number: Y02D10/14 , Y02D10/151
Abstract: 一种基于SOC设计的雷达信号基带处理芯片,第一次运用SOC设计思想来完成雷达信号基带处理,核心思想是将雷达信号基带处理所需要的功能模块尽可能地集成到一个芯片中,同时提高芯片的通用性,雷达信号处理的脉冲压缩、滤波处理、求模和取对数模块均用硬件实现,数据结果分析用CPU处理模块来完成,由于这些功能模块都集成到一块芯片中,因此各模块间具有很高的通讯速度、较大数据处理量以及较小的功耗。本实用新型主要应用于雷达信号基带处理。
-
公开(公告)号:CN201107405Y
公开(公告)日:2008-08-27
申请号:CN200720081044.7
申请日:2007-09-12
Applicant: 电子科技大学
Abstract: 一种雷达信号处理中实现乒乓操作的ASIC模块,把两个数据处理模块集成于一个集成模块内,集成模块外围设有两个缓冲SRAM,两个数据处理模块分别与两个SRAM通过总线连接。本实用新型使用两个SRAM同时提供缓存,一个供读写,一个供存储,使两个数据处理模块可以同时工作,节省了传递数据的等待时间,根据具体情况,也可以同时只工作一个SRAM,因此,系统的并行操作和独立操作都得到实现,由于两个数据处理模块集成于同一模块内,系统的集成度和处理效率都得到大大提高。本实用新型主要应用于雷达信号处理中。
-
公开(公告)号:CN306882188S
公开(公告)日:2021-10-15
申请号:CN202130409222.X
申请日:2021-06-30
Applicant: 电子科技大学成都学院
Abstract: 1.本外观设计产品的名称:滑板。
2.本外观设计产品的用途:用于娱乐、玩耍的滑板。
3.本外观设计产品的设计要点:在于形状。
4.最能表明设计要点的图片或照片:立体图1。
-
-
-