公开(公告)号：CN101728386A

公开(公告)日：2010-06-09

申请号：CN200910204074.6

申请日：2009-10-12

Applicant: 株式会社电装

Inventor： 河野宪司

IPC: H01L27/04 ,  H01L29/739 ,  H01L29/861 ,  H01L29/06

CPC classification number: H01L29/7395 ,  H01L29/861

Abstract: 一种半导体器件包括：半导体衬底(10)；包括集电极区(18)的IGBT元件(12，15，18)；包括与所述集电极区相邻的阴极区(19)的FWD元件(13，14b，19)；所述衬底上的基极层(11)；包括栅电极(12)的多个沟槽栅极结构(12)。所述基极层由所述沟槽栅极结构分成多个第一和第二区域。每个第一区域(13)包括接触所述栅电极的发射极区(15)。每个第一区域连同所述发射极区与发射极电极(17)电耦合。所述第一区域包括集电极侧和阴极侧第一区域，并且所述第二区域包括集电极侧和阴极侧第二区域(14a，14b)。所述阴极侧第二区域的至少一部分与所述发射极电极电耦合，并且所述集电极侧第二区域的至少一部分具有浮动电位。

公开(公告)号：CN101414816A

公开(公告)日：2009-04-22

申请号：CN200810212562.7

申请日：2008-09-05

Applicant: 株式会社电装

Inventor： 河野宪司

IPC: H03K17/567 ,  H01L27/06

CPC classification number: H01L27/0255 ,  H01L29/7397 ,  H01L2924/0002 ,  H02M1/32 ,  H02M2001/0009 ,  H03K17/0828 ,  H03K17/145 ,  H03K2217/0027 ,  H01L2924/00

Abstract: 本发明涉及具有内置二极管IGBT的半导体器件和具有内置二极管DMOS的半导体器件，根据本发明的半导体器件，包括：半导体衬底(80)；内置二极管的绝缘栅双极晶体管(20)，其具有设置在所述衬底中的绝缘栅双极晶体管(21a)和二极管(22a)，其中，所述绝缘栅双极晶体管包括栅极，并且被输入到该栅极中的驱动信号所驱动；以及反馈单元(10、30、40)，用于检测经过所述二极管的电流。所述驱动信号从外部单元输入所述反馈单元中。当所述反馈单元没有检测到经过所述二极管的电流时，所述反馈单元将所述驱动信号传送至所述绝缘栅双极晶体管的栅极，当所述反馈单元检测到经过所述二极管的电流时，所述反馈单元停止将所述驱动信号传送至所述绝缘栅双极晶体管的栅极。

公开(公告)号：CN101322248A

公开(公告)日：2008-12-10

申请号：CN200780000474.4

申请日：2007-03-20

Applicant: 株式会社电装

Inventor： 户仓规仁 ,  都筑幸夫 ,  河野宪司

IPC: H01L29/739 ,  H01L21/336 ,  H01L27/04 ,  H01L29/78

CPC classification number: H01L29/7395 ,  H01L27/0664 ,  H01L29/861

Abstract: 一种半导体器件包括：半导体衬底(4)；IGBT单元(10i、50i)；以及二极管单元(10d、30d、50d)。所述衬底包括第一至第四层(4a、5、6、7)。第一层设置在第一表面上，并且第二和第三层相邻地设置在衬底的第二表面上。第四层夹在第一层与第二和第三层之间。第一层提供IGBT单元和二极管单元的漂移层。第二层提供IGBT单元的集电极层。第三层提供二极管单元的一个电极连接层。将第一层的电阻率和厚度限定为ρ1[Ω·cm]和L1[μm]，将第四层的电阻率和厚度限定为ρ2[Ω·cm]和L2[μm]，并且将衬底平面上的第二层的最小宽度的一半限定为W2[μm]。满足关系(ρ1/ρ2)×(L1·L2/W22)＜1.6。