公开(公告)号：CN107851584B

公开(公告)日：2021-06-11

申请号：CN201780002628.7

申请日：2017-02-23

Applicant: 富士电机株式会社

Inventor： 田村隆博 ,  小野泽勇一 ,  高桥美咲

IPC: H01L21/336 ,  H01L21/265 ,  H01L21/322 ,  H01L29/739 ,  H01L29/78 ,  H01L29/861 ,  H01L29/868

Abstract: 本发明提供一种半导体装置，具备：第一区域，其形成于半导体基板的正面侧；漂移区，其形成于比第一区域更靠近半导体基板的背面侧的位置；缓冲区，其形成于比漂移区更靠近半导体基板的背面侧的位置，包括1个以上的比漂移区的杂质浓度高的杂质浓度的峰；寿命控制体，其配置于半导体基板的背面侧，使载流子寿命缩短，寿命控制体的浓度的峰配置在缓冲区的杂质浓度的峰中的最靠近半导体基板的正面侧的峰与半导体基板的背面之间。

公开(公告)号：CN112219263A

公开(公告)日：2021-01-12

申请号：CN201980028584.4

申请日：2019-11-14

Applicant: 富士电机株式会社

Inventor： 加藤由晴 ,  安喰彻 ,  白川彻 ,  高桥美咲 ,  三塚要 ,  吉村尚 ,  小野泽勇一 ,  泷下博 ,  吉田崇一

IPC: H01L21/265 ,  H01L21/322 ,  H01L29/78 ,  H01L29/739 ,  H01L21/336

Abstract: 本发明提供一种半导体装置，具备半导体基板，半导体基板具有含氢的含氢区，含氢区具有载流子浓度比根据所含有的氢的浓度和氢的活化率确定的虚拟载流子浓度高的高浓度区。半导体基板具有N型的漂移区、以与半导体基板的上表面接触的方式设置且载流子浓度比漂移区的载流子浓度高的N型的发射区、设置在发射区与漂移区之间的P型的基区、以与半导体基板的下表面接触的方式设置的P型的集电区、以及设置在集电区与漂移区之间且载流子浓度比漂移区的载流子浓度高的N型的缓冲区，含氢区被包含在缓冲区中。

公开(公告)号：CN107078155B

公开(公告)日：2020-07-07

申请号：CN201580057250.1

申请日：2015-12-09

Applicant: 富士电机株式会社

Inventor： 小林勇介 ,  小野泽勇一 ,  武井学

IPC: H01L29/739 ,  H01L21/336 ,  H01L29/06 ,  H01L29/78

Abstract: 在第一导电型的半导体基板(29)的正面侧设置有第一槽(21)和第二槽(25)，在第一槽(21)内填充有由导电体形成的栅电极(3)。在半导体基板(29)的正面侧，以与第一槽(21)接触的方式设置有第一杂质区(22)。在第一槽(21)与栅电极(3)之间设置有第一绝缘膜(24)，第一绝缘膜(24)具有厚度比与第一杂质区(22)接触的上半部厚的下半部(31)。第二绝缘膜(26)设置在第二槽(25)内。第一绝缘膜(24)的下半部(31)与第二绝缘膜(26)的下半部(33)连接。因此，能够以简单的制造工艺兼顾IGBT的dV/dt‑Rg权衡及Rg的导通控制性的改善与IE效果的提高。

公开(公告)号：CN105531827B

公开(公告)日：2019-04-02

申请号：CN201580001887.9

申请日：2015-02-09

Applicant: 富士电机株式会社

Inventor： 小野泽勇一 ,  田村隆博

IPC: H01L29/78 ,  H01L21/336 ,  H01L29/41 ,  H01L29/417 ,  H01L29/739

Abstract: 在活性区域中，在基板正面侧设有槽栅MOS栅极构造，在沟槽(2)间的台面区域中设有浮置p型区域(9)。在浮置p型区域(9)的、基板正面侧的表面层上，与沟槽(2)分离地设有槽(10)。槽(10)的内部隔着LOCOS等绝缘层(11)而设有第2栅极电极(12)。第2栅极电极(12)覆盖浮置p型区域(9)的、基板正面侧的表面。即，第2栅极电极(12)在浮置p型区域(9)与层间绝缘膜(8)之间配置成埋入浮置p型区域(9)的基板正面侧的表面层，以使基板正面变得平坦。由此，开启di/dt的控制性较高，密勒电容较小，并能形成细微图案的元件构造。

公开(公告)号：CN109075191A

公开(公告)日：2018-12-21

申请号：CN201780019961.9

申请日：2017-10-16

Applicant: 富士电机株式会社

Inventor： 大井幸多 ,  小野泽勇一 ,  伊仓巧裕

IPC: H01L29/739 ,  H01L29/12 ,  H01L29/78

Abstract: 提供一种半导体装置，其具备：半导体基板；第一导电型的漂移区，其形成于半导体基板；第二导电型的集电区，其在半导体基板形成于半导体基板的下表面与漂移区之间；以及第一导电型的高浓度区，其在半导体基板形成于漂移区与集电区之间，且掺杂浓度比所述漂移区高，半导体基板的深度方向上的高浓度区的掺杂浓度分布具有一个以上的峰，高浓度区的掺杂浓度分布的峰中的最靠所述半导体基板的下表面侧的第一峰与半导体基板的下表面之间的距离为3μm以下。

公开(公告)号：CN107949915A

公开(公告)日：2018-04-20

申请号：CN201780002977.9

申请日：2017-03-13

Applicant: 富士电机株式会社

Inventor： 小川惠理 ,  小野泽勇一 ,  杉村和俊 ,  田中裕之 ,  大井幸多 ,  伊仓巧裕

IPC: H01L29/41 ,  H01L21/28 ,  H01L21/3065 ,  H01L21/336 ,  H01L29/06 ,  H01L29/739 ,  H01L29/78

CPC classification number: H01L29/404 ,  H01L21/3065 ,  H01L21/31144 ,  H01L21/32136 ,  H01L21/32139 ,  H01L29/0615 ,  H01L29/0619 ,  H01L29/401 ,  H01L29/66333 ,  H01L29/7395

Abstract: 以较高的精度控制金属电极的侧壁位置、且提高金属电极的上方的层的覆盖率。提供一种半导体装置，其具备半导体基板和形成于半导体基板的上表面的上方的金属电极，金属电极的侧壁具有与半导体基板接触的下侧部分和形成于比下侧部分更靠近上方的位置且相对于半导体基板的上表面的倾斜角比下侧部分小的上侧部分。还具备形成于半导体基板的有源区，金属电极可以是在半导体基板的上表面比有源区更靠近外侧而形成的场板。场板的侧壁的上侧部分可以是向上侧凸起的形状。

公开(公告)号：CN104995738B

公开(公告)日：2018-01-23

申请号：CN201480007600.9

申请日：2014-08-14

Applicant: 富士电机株式会社

Inventor： 小野泽勇一 ,  小林勇介

IPC: H01L29/739 ,  H01L21/28 ,  H01L29/06 ,  H01L29/417 ,  H01L29/78

CPC classification number: H01L29/0696 ,  H01L29/0619 ,  H01L29/407 ,  H01L29/41708 ,  H01L29/4238 ,  H01L29/7397

Abstract: 在n‑漂移层(2)的表面层设置有台面状的第一p基区(11)、第二p基区(12)和浮置p区(13)。第一p基区(11)与浮置p区(13)由第一沟槽(5)分离。第二p基区(12)通过第二沟槽(15)与浮置p区(13)分离。第一p基区(11)、第二p基区(12)与发射电极(9)导电连接。浮置p区(13)与发射电极(9)电绝缘而处于浮置状态。在第一沟槽(5)的内部隔着第一栅绝缘膜(6)设置有第一栅电极(7)。在第二沟槽(15)的内部隔着第二栅绝缘膜(16)设置有发射极电位的第二栅电极(17)。由此，能够提高导通动作时的di/dt控制性。

公开(公告)号：CN107204360A

公开(公告)日：2017-09-26

申请号：CN201710107383.6

申请日：2017-02-27

Applicant: 富士电机株式会社

Inventor： 田中裕之 ,  大井幸多 ,  小野泽勇一 ,  伊仓巧裕 ,  杉村和俊

IPC: H01L29/06 ,  H01L27/02

CPC classification number: H01L29/0619 ,  H01L21/288 ,  H01L23/535 ,  H01L23/58 ,  H01L23/585 ,  H01L29/0615 ,  H01L29/0692 ,  H01L29/0696 ,  H01L29/0878 ,  H01L29/401 ,  H01L29/402 ,  H01L29/41708 ,  H01L29/41725 ,  H01L29/45 ,  H01L29/7393 ,  H01L29/7811 ,  H01L29/7813 ,  H01L2224/05 ,  H01L2224/48463 ,  H01L2224/4847 ,  H01L29/0611 ,  H01L27/0248 ,  H01L27/0296 ,  H01L29/0623 ,  H01L29/0688

Abstract: 本发明提供容易微细加工的保护环部。还提供一种半导体装置，具备：半导体基板；有源区，其形成于半导体基板；以及保护环部，其在半导体基板形成于有源区的外侧，保护环部具有：保护环，其呈环状地形成在半导体基板的上表面；层间绝缘膜，其形成于保护环的上方；场板，其沿着保护环在层间绝缘膜的上方形成为环状；以及钨插塞，其沿着保护环形成为环状，贯穿层间绝缘膜而将保护环与场板连接。

公开(公告)号：CN107078061A

公开(公告)日：2017-08-18

申请号：CN201680002462.4

申请日：2016-01-29

Applicant: 富士电机株式会社

Inventor： 小野泽勇一

IPC: H01L21/336 ,  H01L21/66 ,  H01L29/739 ,  H01L29/78

Abstract: 提供一种能够在具有沟槽栅极构造的半导体装置的制造工艺中实施适当的筛查的半导体装置的制造方法。半导体装置的制造方法具备以下步骤：在平板状的基体部的上表面形成第一沟槽和第二沟槽(3a，3b)；在第一沟槽和第二沟槽(3a，3b)各自的内部形成绝缘膜(4)；以隔着绝缘膜(4)填充第一沟槽和第二沟槽(3a，3b)各自的内部的方式在基体部的上表面上形成导电膜(5a)；对导电膜(5a)与基体部的下表面之间施加电压来检查绝缘膜(4)的绝缘特性；以及在检查绝缘特性之后，将上表面上的导电膜(5a)选择性地去除，在第一沟槽(3a)的内部形成栅极电极，在第二沟槽(3b)的内部形成与栅极电极分离的分离电极。

公开(公告)号：CN107004723A

公开(公告)日：2017-08-01

申请号：CN201680003833.0

申请日：2016-06-16

Applicant: 富士电机株式会社

Inventor： 田村隆博 ,  小野泽勇一 ,  吉村尚 ,  泷下博 ,  山野彰生

IPC: H01L29/861 ,  H01L21/263 ,  H01L21/265 ,  H01L21/322 ,  H01L21/329 ,  H01L21/336 ,  H01L29/12 ,  H01L29/739 ,  H01L29/78 ,  H01L29/868

Abstract: 本发明提供一种半导体装置，具备：半导体基板，其掺杂有杂质；正面侧电极，其设置于半导体基板的正面侧；以及背面侧电极，其设置于半导体基板的背面侧，半导体基板具有：峰区域，其配置于半导体基板的背面侧，且杂质浓度具有1个以上的峰；高浓度区，其配置位置与峰区域相比更靠近正面侧，且杂质浓度比1个以上的峰平缓；以及低浓度区，其配置位置与高浓度区相比更靠近正面侧，且杂质浓度比高浓度区的杂质浓度低。