-
公开(公告)号：CN1387254A
公开(公告)日：2002-12-25
申请号：CN02122173.1
申请日：2002-06-03
Applicant: 威盛电子股份有限公司
CPC classification number: H01L2224/10
Abstract: 本发明涉及一种构装集成电路(PackagingIntegrated Circuit)的结构及形成方法,特别是一种不具防焊膜(Solder Mask)的构装集成电路的结构及形成方法,本发明为在不具防焊膜的构装集成电路中采用具焊接沾附性的金属,作为第一焊接垫的材质,并在非焊接垫金属层的表面及侧表面形成一不具焊接沾附性的绝缘层,以避免构装集成电路发生短路的缺陷,由此可增加构装集成电路内的电路密度(density)与构装集成电路的可靠度。
-
公开(公告)号：CN2864992Y
公开(公告)日：2007-01-31
申请号：CN200520132198.5
申请日：2005-12-23
Applicant: 威盛电子股份有限公司
IPC: H01L23/488
CPC classification number: H01L2224/16225 , H01L2224/32225 , H01L2224/73204 , H01L2924/15174 , H01L2924/15311 , H01L2924/00
Abstract: 一种芯片封装体，包括一芯片、一封装基板与多个凸块。芯片具有一有源面、多个芯片接垫与一第一保护层，芯片接垫配置于有源面上，而第一保护层配置于有源面上且具有多个第一开口，其分别暴露出芯片接垫。封装基板具有一基板面、多个基板接垫与一第二保护层，基板接垫配置于基板面上，而第二保护层配置于基板面上且具有一第二开口，其暴露出基板接垫与部分基板面。凸块分别配置于芯片接垫上，各个凸块经由一压合工艺以连接至这些基板接垫之一上，而芯片与封装基板藉由凸块而互相电连接，其中第一保护层与基板接垫之间的距离小于50微米。
-
公开(公告)号：CN2829091Y
公开(公告)日：2006-10-18
申请号：CN200520012438.8
申请日：2005-04-25
Applicant: 威盛电子股份有限公司
IPC: H01L23/488
CPC classification number: H01L2224/16225 , H01L2224/32225 , H01L2224/73204 , H01L2224/92125 , H01L2924/00
Abstract: 本实用新型公开一种倒装芯片封装体，利用一中介体电性并机械连接芯片与芯片载体。此中介体至少包括有：一绝缘层、两层黏着层以及多个导体。绝缘层作为中介体的主要支撑，其上方及下方有一黏着层，芯片、中介体与芯片载体藉由黏着层强化其结合。多个导体贯穿绝缘层及黏着层，且对应于芯片上的芯片焊接垫；而芯片载体上也有相对应的凸点垫，导体将芯片焊接垫一对一电连接至对应的凸点垫。此倒装芯片封装体的制造方法至少包括以下步骤：提供芯片、中介体及芯片载体；对位芯片、中介体及芯片载体；接合芯片、中介体及芯片载体。
-
公开(公告)号：CN2697827Y
公开(公告)日：2005-05-04
申请号：CN200420007926.5
申请日：2004-03-12
Applicant: 威盛电子股份有限公司
CPC classification number: H01L21/568 , H01L2224/04105 , H01L2224/16225 , H01L2224/16227 , H01L2224/19 , H01L2224/32225 , H01L2224/73204 , H01L2924/15787 , H01L2924/18162 , H01L2924/00 , H01L2924/00012
Abstract: 一种内建式封装结构，包括一陶瓷基板、一陶瓷封底与一内联机层，其中，陶瓷基板具有一上下贯穿的空孔以容纳芯片，陶瓷封底位于陶瓷基板与芯片的下表面，并具有多个穿孔对准芯片表面的金属垫，在这些穿孔内填有插塞连接至金属垫，并且，内联机层制作于陶瓷封底下，以将芯片产生的信号向外传递。
-
公开(公告)号：CN2672857Y
公开(公告)日：2005-01-19
申请号：CN03264920.7
申请日：2003-06-13
Applicant: 威盛电子股份有限公司
IPC: H01L23/12
CPC classification number: H01L2224/16225 , H01L2224/32225 , H01L2224/73204 , H01L2924/00
Abstract: 本实用新型公开了一种倒装芯片封装基板，其至少包括一迭合层、已构图的一导电层及一介电层，其中已构图的导电层配置于迭合层的顶面，并构成多个凸块垫及多个导线，而介电层亦配置于迭合层的顶面，并覆盖迭合层的由导电层所暴露出的局部表面，但未覆盖导电层的表面，且导电层的表面与介电层的表面共同形成一平整面。因此，在芯片倒装芯片接合至倒装芯片封装基板之后，并且当底胶材料填入芯片与倒装芯片封装基板之间的空间时，上述的平整面能让底胶材料的流动更为平顺，因而减少空孔发生的机会，进而提高底胶填充制作工艺的优良率及可靠度。
-
Patent Agency Ranking
公开(公告)号：CN2554893Y
公开(公告)日：2003-06-04
申请号：CN02240952.1
申请日：2002-07-02
Applicant: 威盛电子股份有限公司
Abstract: 一种积层基材，由多个介电层以及多个线路层交互堆栈构成。其中，介电层中具有多个导通孔，而线路层通过介电层中的导通孔而彼此电性连接，本实施例的积层基材的特征在于介电层之间的线路层图案为与传统的孔环垫设计不同，而采取黏着力较佳的高信赖度的嵌入式结构设计无导通孔环垫。
-
公开(公告)号：CN2849967Y
公开(公告)日：2006-12-20
申请号：CN200520118808.6
申请日：2005-09-08
Applicant: 威盛电子股份有限公司
IPC: H01L23/488
CPC classification number: H01L2224/73204
Abstract: 一种凸块接合结构，用以电性连接一芯片以及一承载器，芯片具有至少一芯片接垫与一暴露出芯片接垫的保护层，且承载器具有至少一承载接垫与一暴露出承载接垫的焊罩层。凸块接合结构包括一第一金属凸块、一第二金属凸块与一中间金属层。第一金属凸块配置于芯片接垫上，且第一金属凸块相对于保护层的表面具有一第一高度。第二金属凸块配置于承载接垫上，且第二金属凸块相对于焊罩层的表面具有一第二高度。中间金属层配置于第一金属凸块与第二金属凸块之间，其中第一金属凸块与第二金属凸块之间的最短距离、第一金属凸块的第一高度与第二金属凸块的第二高度的总和小于60微米，且中间金属层的熔点同时小于第一金属凸块的熔点与第二金属凸块的熔点。
-
公开(公告)号：CN2785139Y
公开(公告)日：2006-05-31
申请号：CN200520004165.2
申请日：2005-03-18
Applicant: 威盛电子股份有限公司
IPC: H01L25/00
CPC classification number: H01L2224/48091 , H01L2224/48227 , H01L2224/73204 , H01L2224/8592 , H01L2924/15311 , H01L2924/181 , H01L2924/19107 , H01L2924/00014 , H01L2924/00012
Abstract: 一种开口朝下型堆栈式多芯片封装结构，包括多个封装结构相互堆栈，其中，位于最上方的封装结构包括一具有开孔的线路基板、一散热片与一芯片。其中，散热片设于线路基板上，并且盖合于开孔上。芯片位于开孔中，并且接合于散热片的下表面。同时，此芯片透过第一导线，电连接至线路基板的下表面。
-
公开(公告)号：CN2710308Y
公开(公告)日：2005-07-13
申请号：CN03264921.5
申请日：2003-06-13
Applicant: 威盛电子股份有限公司
Abstract: 本实用新型公开了一种线路基板，此线路基板是藉由锥状凸块的底端来连接一较内层的导电层，同时藉由锥状凸块的较为尖锐的顶端来连接另一较外层的导电层，故可有效地提高另一较外层的导电层的布线密度。此外，此线路基板的制作工艺可利用简单的印刷步骤来制作出锥状凸块，并可利用锥状凸块的较为尖锐的顶端来直接刺穿薄膜型态的介电层，故可有效地简化制作工艺步骤及缩短制作工艺周期。
-
公开(公告)号：CN2664198Y
公开(公告)日：2004-12-15
申请号：CN03205356.8
申请日：2003-08-18
Applicant: 威盛电子股份有限公司
CPC classification number: H01L2224/04105 , H01L2224/12105 , H01L2224/16145 , H01L2224/16227 , H01L2224/19 , H01L2224/32145 , H01L2224/32225 , H01L2224/73204 , H01L2224/73209 , H01L2224/73267 , H01L2224/92124 , H01L2224/92244 , H01L2924/14 , H01L2924/00 , H01L2224/18 , H01L2924/00012
Abstract: 本实用新型公开一种多芯片封装结构，至少包括一承载器、至少一封装模块、一绝缘层及一图案化金属层。承载器具有一表面，而封装模块位于承载器的表面上，封装模块具有多个芯片，芯片为堆叠接合，而芯片之间可以利用倒装芯片的方式电连接。绝缘层位于承载器的表面上并包覆封装模块，绝缘层具有多个导通孔，导通孔连通至承载器及封装模块的表面，其中至少一导通孔垂直于承载器的表面的深度大于封装模块垂直于承载器的表面的高度。图案化金属层位于绝缘层上并填入于导通孔中，以作为本实用新型多芯片封装结构的内连线层。
-
-
-
-
-
-
-
-
-
Search Results
112
records
(took 0.029 seconds)
