-
公开(公告)号：CN118248738B
公开(公告)日：2024-08-06
申请号：CN202410669071.4
申请日：2024-05-28
Applicant: 北京智芯微电子科技有限公司
IPC: H01L29/78 , H01L29/06 , H01L23/373 , H01L21/336
Abstract: 本发明提供一种横向双扩散场效应晶体管、制作方法、芯片及电路，涉及半导体技术领域。晶体管包括：衬底、第一阱区、体区、漂移区、场板、源极、漏极和栅极，晶体管还包括：第二阱区，形成于衬底远离体区的一侧；第一保护环，形成于第二阱区内；碳化硅隔离区，形成于漂移区与第二阱区之间，碳化硅隔离区包括第一隔离区和第二隔离区，第一隔离区与漂移区紧贴，第一隔离区具有第二导电类型，第二隔离区与第二阱区紧贴，第二隔离区由衬底的上表面向下延伸至第一阱区底部；其中，第二导电类型与第一导电类型不同。本发明能够降低横向双扩散场效应晶体管横向面积，提高器件开关速度，提高器件散热性能。
-
公开(公告)号：CN118016652A
公开(公告)日：2024-05-10
申请号：CN202410413710.0
申请日：2024-04-08
Applicant: 北京智芯微电子科技有限公司 , 国网辽宁省电力有限公司电力科学研究院 , 国家电网有限公司
Abstract: 本发明涉及半导体领域，提供一种MIM电容的制造方法及MIM电容。所述方法包括：在第一温度环境下在硅基底上沉积下极板，在第二温度环境下进行真空退火处理；在下极板的表面形成电介质层；在电介质层的表面沉积上极板，在第三温度的氮气氛围中进行退火处理；在上极板的表面沉积第一抗反射层，并进行刻蚀，定义出上极板的图形；在刻蚀后的第一抗反射层、上极板及电介质层的表面沉积一层高介电常数的耐压材料形成耐压层，以填充刻蚀过程中因负载效应导致电介质层产生的凹陷；在耐压层的表面沉积第二抗反射层，并进行刻蚀，定义出下极板的图形。本发明提高了MIM电容的TDDB寿命。
-
公开(公告)号：CN117577536B
公开(公告)日：2024-04-30
申请号：CN202410063645.3
申请日：2024-01-17
Applicant: 北京智芯微电子科技有限公司
IPC: H01L21/336 , H01L29/78 , H01L29/06
Abstract: 本公开涉及半导体集成电路制造技术领域，具体涉及一种半导体结构的制造方法、芯片和电子设备，包括：在衬底中形成深阱区域；形成浅隔离槽，用于在所述深阱区域中隔离出有源区；在所述有源区中执行离子注入，形成第一掺杂区、第二掺杂区、第三掺杂区，所述第一掺杂区位于所述第二掺杂区下方并且具有比所述第二掺杂区更大的宽度；在所述有源区中定义欧姆接触区域和肖特基区域；通过合金层与欧姆接触区域和肖特基区域形成接触孔区域。本发明针对寄生结构肖特基无法调节和耐压性不强的问题，通过第一掺杂区给予寄生肖特基器件一定的调节能力，可有效降低肖特基二极管正向的开启电压，增大正向电流导通能力，提高肖特基二极管耐压能力。
-
公开(公告)号：CN117542880B
公开(公告)日：2024-04-12
申请号：CN202410029501.6
申请日：2024-01-09
Applicant: 北京智芯微电子科技有限公司
IPC: H01L29/40 , H01L29/78 , H01L21/336
Abstract: 本发明提供一种横向双扩散场效应晶体管、制作方法、芯片及电路，涉及半导体技术领域。晶体管包括：衬底、阱区、体区、漂移区、源极、漏极、栅极和场板，场板形成于漂移区内，场板形成区域为通过刻蚀工艺形成的碗状凹槽，场板包括内壁氧化层和氧化填充层，内壁氧化层形成于碗状凹槽贴近漂移区的槽壁和槽底，内壁氧化层为平滑的层状结构，在碗状凹槽内形成碗状填充区域，氧化填充层填充于碗状填充区域内，内壁氧化层的致密性大于氧化填充层的致密性。通过本发明提供的晶体管，能够减少场板的尖角结构，不易产生电场集中，提高击穿电压，改善可靠性，减小器件面积。
-
公开(公告)号：CN117577536A
公开(公告)日：2024-02-20
申请号：CN202410063645.3
申请日：2024-01-17
Applicant: 北京智芯微电子科技有限公司
IPC: H01L21/336 , H01L29/78 , H01L29/06
Abstract: 本公开涉及半导体集成电路制造技术领域，具体涉及一种半导体结构的制造方法、芯片和电子设备，包括：在衬底中形成深阱区域；形成浅隔离槽，用于在所述深阱区域中隔离出有源区；在所述有源区中执行离子注入，形成第一掺杂区、第二掺杂区、第三掺杂区，所述第一掺杂区位于所述第二掺杂区下方并且具有比所述第二掺杂区更大的宽度；在所述有源区中定义欧姆接触区域和肖特基区域；通过合金层与欧姆接触区域和肖特基区域形成接触孔区域。本发明针对寄生结构肖特基无法调节和耐压性不强的问题，通过第一掺杂区给予寄生肖特基器件一定的调节能力，可有效降低肖特基二极管正向的开启电压，增大正向电流导通能力，提高肖特基二极管耐压能力。
-
Patent Agency Ranking
公开(公告)号：CN117542880A
公开(公告)日：2024-02-09
申请号：CN202410029501.6
申请日：2024-01-09
Applicant: 北京智芯微电子科技有限公司
IPC: H01L29/40 , H01L29/78 , H01L21/336
Abstract: 本发明提供一种横向双扩散场效应晶体管、制作方法、芯片及电路，涉及半导体技术领域。晶体管包括：衬底、阱区、体区、漂移区、源极、漏极、栅极和场板，场板形成于漂移区内，场板形成区域为通过刻蚀工艺形成的碗状凹槽，场板包括内壁氧化层和氧化填充层，内壁氧化层形成于碗状凹槽贴近漂移区的槽壁和槽底，内壁氧化层为平滑的层状结构，在碗状凹槽内形成碗状填充区域，氧化填充层填充于碗状填充区域内，内壁氧化层的致密性大于氧化填充层的致密性。通过本发明提供的晶体管，能够减少场板的尖角结构，不易产生电场集中，提高击穿电压，改善可靠性，减小器件面积。
-
公开(公告)号：CN117316930B
公开(公告)日：2024-01-26
申请号：CN202311609661.X
申请日：2023-11-29
Applicant: 北京智芯微电子科技有限公司
Abstract: 本发明涉及芯片技术领域，公开了一种隔离电容以及隔离电容的制备方法。所述隔离电容包括：设于下极板上的第一绝缘介质；设于第一绝缘介质上的绝缘介质夹层，其中绝缘介质夹层包括第二、第三绝缘介质，第二绝缘介质的上表面具有凸起结构；设于绝缘介质夹层内且位于凸起结构上的金属层，其中金属层的边缘为平滑曲面结构，平滑曲面结构的配合面为切面，以及金属层与其边缘的平滑曲面结构一体成型；以及设于绝缘介质夹层上的上极板，其中上极板与金属层经由金属通道相连。本发明至少部分解决隔离电容的上极板的金属末端尖角及侧边放电问题，同时将上极板的高电压、强电场引入到二氧化硅体内，避免不同介质层界面处发生击穿导致器件失效的问题。
-
公开(公告)号：CN117276349A
公开(公告)日：2023-12-22
申请号：CN202311569965.8
申请日：2023-11-23
Applicant: 北京智芯微电子科技有限公司
IPC: H01L29/78 , H01L29/06 , H01L29/10 , H01L29/423 , H01L21/336 , H01L27/02
Abstract: 本申请公开了一种抗辐射动态阈值调制半导体器件、工艺、电路及芯片，属于半导体技术领域。抗辐射动态阈值调制半导体器件包括顺次层叠的衬底、底栅层、底栅介质层、外延层、顶栅介质层和顶栅层，外延层包括沿横向依次排布的源区、体区、漂移区和漏区，底栅层位于体区和漂移区的正下方，顶栅层位于体区和漂移区的正上方，底栅层和顶栅层在体区和漂移区内形成方向相反的电场。在器件开态时，导电沟道形成于器件内部，远离器件表面，从而不易受外界辐射干扰，器件更稳定；此外，通过采用双栅结构，能够通过器件设计，双栅动态调控获得电路所需的不同阈值电压，从而节约了调整工艺参数及工序的成本。
-
公开(公告)号：CN116930711A
公开(公告)日：2023-10-24
申请号：CN202310893598.0
申请日：2023-07-20
Applicant: 北京芯可鉴科技有限公司 , 北京智芯微电子科技有限公司 , 杭州电子科技大学
IPC: G01R31/26
Abstract: 本发明公开了一种用于描述器件性能特征的版图结构、制作及测试方法。本发明设计的版图结构能够在12个pad中放下14个器件，解决同时提供高测量精度并节省布局空间的问题。本发明布局满足如下条件：①使用相同焊盘B；②版图结构中NMOS1、NMOS3、NMOS5、NMOS7、NMOS9、NMOS11和NMOS13共享相同的一个sourcepadS1和一个gatepadG1；③版图结构中的NMOS2、NMOS4、NMOS6、NMOS8、NMOS10、NMOS12和NMOS14共享相同的另一个sourcepadS2和另一个gatepadG2；④NMOS1和NMOS2共享相同的一个drainpadD1。同时本发明通过测量IdVg和IdVd，消除版图结构中产生的寄生电阻的方法。本发明解决了同时提供高测量精度并节省布局空间。
-
公开(公告)号：CN116525660A
公开(公告)日：2023-08-01
申请号：CN202310798838.9
申请日：2023-07-03
Applicant: 北京智芯微电子科技有限公司 , 北京芯可鉴科技有限公司
IPC: H01L29/40 , H01L29/78 , H01L21/336
Abstract: 本发明涉及半导体领域，提供一种纵向栅氧结构的LDMOSFET器件及制造方法。LDMOSFET器件包括：半导体衬底、阱区、体区、漂移区、源区以及漏区，还包括：纵向设置于漂移区与体区之间的纵向栅氧结构，纵向栅氧结构包括纵向栅以及包覆于纵向栅的氧化层，氧化层、漂移区以及体区构成场板结构。氧化层包括第一氧化层、第二氧化层以及第三氧化层，第一氧化层与体区相接，作为纵向栅与体区之间的栅氧化层；第二氧化层与阱区相接，作为纵向栅与阱区之间的场板隔离介质层；第三氧化层与漂移区相接，作为纵向栅与漂移区之间的场板隔离介质层。本发明通过纵向栅氧结构提高器件的击穿电压，同时减少漂移区的横向面积，从而减少芯片面积。
-
-
-
-
-
-
-
-
-
Search Results
136
records
(took 0.051 seconds)
