-
公开(公告)号：CN101777035A
公开(公告)日：2010-07-14
申请号：CN201010034229.9
申请日：2010-01-14
Applicant: 北京北大众志微系统科技有限责任公司
IPC: G06F13/40
Abstract: 本发明涉及一种AMBA AHB总线实现方法及装置该AMBA AHB总线实现方法中，在AHB总线选通逻辑控制单元与主设备之间设置AHB总线桥接器，用于实现访存AHB总线的时序收敛；AHB总线选通逻辑控制单元包括地址和控制复用器以及写数据复用器，仲裁器与地址和控制复用器以及写数据复用器分别连接。本发明能够控制逻辑复杂度，维持低延迟的AHB传输和较小的设计面积。
-
公开(公告)号：CN101751331A
公开(公告)日：2010-06-23
申请号：CN200910165287.2
申请日：2009-08-14
Applicant: 北京北大众志微系统科技有限责任公司 , 常州北大众志网络计算机有限公司
Abstract: 本发明公开了一种网络计算机平台板级调试的在线加载监听方法及其系统，该方法应用于一调试主机以及一调试目标板组成的系统中，包括：创建目标程序；所述调试主机通过ICE驱动模块将所述目标程序发送至所述调试目标板；所述调试目标板的加载模块加载并运行所述目标程序，所述调试主机进行监听，如果发现运行异常，所述加载模块执行异常处理。本发明使得在调试程序时可以避免每次运行目标程序都将程序烧录到Flash后再运行，提高了效率，调试更加方便。
-
公开(公告)号：CN101685386A
公开(公告)日：2010-03-31
申请号：CN200910163703.5
申请日：2009-08-14
Applicant: 北京北大众志微系统科技有限责任公司
IPC: G06F7/57
Abstract: 本发明公开了一种用于处理任意宽度数据的算术逻辑单元及其处理方法，该逻辑单元包括通用算术逻辑单元，还包括：第一移位器A，用于对第一源操作数进行预处理，并将预处理结果输出至通用算术逻辑单元的输入端口A；第二移位器B，用于对第二源操作数进行预处理，并将预处理结果输出至通用算术逻辑单元的输入端口B；第三移位器C，用于通用算术逻辑单元的输出数据进行后处理；通用算术逻辑单元对第一移位器A、第二移位器B的预处理结果执行算术逻辑运算。本发明可以处理操作数位宽小于通用算术逻辑单元数据宽度的任意操作数。
-
公开(公告)号：CN101676894A
公开(公告)日：2010-03-24
申请号：CN200910163709.2
申请日：2009-08-14
Applicant: 北京北大众志微系统科技有限责任公司
Abstract: 本发明公开了一种面向集中地址译码的非PCI片上总线的PCI虚拟化方法及装置，该装置包括至少一个处理器及非PCI总线，还包括：一虚拟PCI部件，配置于所述处理器和所述非PCI总线之间，用于接收、处理和转发所述处理器发出的所有访问设备配置空间、存储空间和I/O空间的交易，进而实现将所述非PCI设备虚拟化为PCI设备。通过本装置，物理上位于非PCI总线上的设备可以被计算机程序识别为逻辑上位于PCI总线上的设备，和物理上位于PCI总线的设备一起，参与系统资源的分配，从而将非PCI设备虚拟化为PCI设备。
-
公开(公告)号：CN101673254A
公开(公告)日：2010-03-17
申请号：CN200910165281.5
申请日：2009-08-14
Applicant: 北京北大众志微系统科技有限责任公司
Abstract: 本发明公开了一种嵌入式x86处理器应用于通用片上总线的方法及系统芯片，该系统芯片包括传统功能部件，与该嵌入式x86处理器连接，用于接收和过滤来自该嵌入式x86处理器的交易，识别并处理特殊周期和传统信号；接口转换装置，接收该嵌入式x86处理器的信号并与AMBA AHB总线连接，该接口转换装置用于将嵌入式x86处理器的I/O交易转换成32位或64位AMBA AHB总线交易，以及I/O空间向存储空间的映射；传统设备，连接于AMBA总线；其中，通过该传统功能部件和该接口转换装置，使得该嵌入式x86处理器作为总线控制单元应用于基于AMBA总线结构的系统芯片上。
-
Patent Agency Ranking
公开(公告)号：CN1619516A
公开(公告)日：2005-05-25
申请号：CN200310113657.0
申请日：2003-11-17
Applicant: 北京北大众志微系统科技有限责任公司
IPC: G06F13/28
Abstract: 本发明公开了一种DMA控制器，以及层次总线结构系统芯片及其数据传输方法，DMA控制器通过请求应答连线和数据传输通道与系统总线上的数据通讯模块相连，通过握手信号与桥相连，通过主设备接口与设备总线相连，并通过请求应答连线与设备总线上的数据通讯模块相连，DMA控制器通过握手信号与所述桥设备进行设备总线使用权的裁决，通过与桥复用设备总线来完成与设备总线上的数据通讯模块之间的数据传输，有效的使DMAC完成与各个数据通讯模块以及存储之间的数据传输，以降低系统芯片的内部资源消耗，降低DMAC与数据通讯模块以及存储之间通讯的复杂性，提高总线的带宽，降低系统总线资源的争用，最大化的提高系统芯片的整体性能。
-
公开(公告)号：CN108628797A
公开(公告)日：2018-10-09
申请号：CN201710152917.7
申请日：2017-03-15
Applicant: 北京北大众志微系统科技有限责任公司
Abstract: 一种实现体划分方法及装置，包括：按照预设周期，根据访存密度集信息划分应用至预设的第一应用簇和第二应用簇；对划分至第一应用簇中的各应用，根据局部性特性信息分配各应用相应的体(rank)资源；设置第二应用簇中的应用访存分配给第一应用簇中部分应用的体资源。本发明实施例根据访存密度集信息和局部性特性信息实现了体资源的划分，降低了应用之间的访存干扰，提升了体资源的应用效率。
-
公开(公告)号：CN108038394A
公开(公告)日：2018-05-15
申请号：CN201711304072.5
申请日：2017-12-11
Applicant: 北京北大众志微系统科技有限责任公司
CPC classification number: H01L2224/48091 , H01L2224/48227 , H01L2924/15311 , H01L2924/181 , H01L2924/00014 , H01L2924/00012
Abstract: 本发明涉及一种基于碳硅融合技术的加解密芯片，包括硅基晶体管加解密算法电路和碳纳米晶体管密钥注入存储电路。其中，所述的硅基晶体管加解密算法电路是以硅为衬底的硅基集成电路，所述的碳纳米晶体管密钥注入存储电路叠加在硅基集成电路上。本发明提供的基于碳硅融合技术的加解密芯片，在硅基集成电路上二次集成碳纳米晶体管电路，通过碳纳米管电路实现加解密芯片密钥的注入存储；进一步的，利用碳纳米晶体管的特性，增加密钥破解难度，同时可实现密钥存储电路的自毁，提升加解密芯片的安全性。
-
公开(公告)号：CN106844232A
公开(公告)日：2017-06-13
申请号：CN201611208885.X
申请日：2016-12-23
Applicant: 北京北大众志微系统科技有限责任公司
IPC: G06F12/084 , G06F12/0871 , G06F12/0888
CPC classification number: G06F12/084 , G06F12/0871 , G06F12/0888
Abstract: 一种面向多核处理器的共享末级高速缓存访存方法和装置，包括：步骤A、在多核处理器多进程并发执行环境中，统计每个进程中每个数据区域的末级高速缓存访问信息的数量；步骤B、根据所述访问信息的数量，判断每个进程中每个数据区域的末级高速缓存的访存模式；步骤C、根据所述访存模式，决定并发执行的每个进程中每个数据区域的数据是否访问共享末级高速缓存。本发明采用旁路技术并调整数据进入末级高速缓存的插入位置可以限制局部性差数据区域的末级高速缓存访问空间，可以减少对其他数据高速缓存空间的抢占，进而在高速缓存中保护局部性良好的数据，提高末级高速缓存的利用率。
-
公开(公告)号：CN103019946B
公开(公告)日：2016-06-01
申请号：CN201210488826.8
申请日：2012-11-26
Applicant: 北京北大众志微系统科技有限责任公司
Inventor： 程旭
Abstract: 本发明披露了一种访存指令的执行装置，其中，访存指令在前端乱序执行阶段用访存数据前递装置记录写指令包括的年龄信息及数据，并在执行读指令时，通过访问该访存数据前递装置获得相关写指令的数据作为读指令前递的数据。本发明在读指令重执行及过滤的基础上，提供了地址标识技术这一新机制，并采用实现读指令重执行的过滤装置，实现推测式的快速访存相关检测，同时采用读指令重执行技术实现访存相关违例检测，通过快速的推测式访存数据前递来减少读指令的执行延迟，从而大大优化读指令执行性能。
-
-
-
-
-
-
-
-
-
Search Results
151
records
(took 0.058 seconds)
