可变设备ID的RapidIO协议报文交换芯片及设备ID管理方法和系统

    公开(公告)号:CN117614917A

    公开(公告)日:2024-02-27

    申请号:CN202311486068.0

    申请日:2023-11-09

    Abstract: 本发明涉及嵌入式通信技术领域,特别涉及一种可变设备ID的RapidIO协议报文交换芯片及设备ID管理方法和系统,针对待交换协议报文,提取链路层协议报文中报文参数;依据报文参数并通过路由查表获取待交换报文的输出端口号,并依据输出端口号确定目标端口协议类型;基于目标端口协议类型确定待交换协议报文中源设备和目的设备是否支持当前待交换协议报文升级换代版本,若不支持,则依据目标端口协议类型调整待交换协议报文中源设备ID和目的设备ID位宽,使报文在不同版本RapidIO协议的源设备和目的设备之间互连互通。本发明实现不同代RapidIO交换网络设备ID位宽的统一,实现多代RapidIO设备向上向下兼容,能够简化RapidIO交换网络设备的管理,提升网络整体性能。

    一种面向异构协议交换架构的三级调度方法

    公开(公告)号:CN117499344A

    公开(公告)日:2024-02-02

    申请号:CN202311310818.9

    申请日:2023-10-10

    Abstract: 本发明提供一种面向异构协议交换架构的三级调度方法,所述异构协议交换架构包括通过共享缓存结构组成的第一级交换和通过CrossBar矩阵组成的第二级交换,在所述第一级交换中设置有m*n个端口,该m*n个端口均分为n个端口组PG,每个PG内的端口共享输入缓存和输出缓存,PG之间通过第二级交换中的CrossBar矩阵连接,包括:步骤1:在每个PG中,将目的端口相同的队列请求进行合并处理,进而以PG为基本粒度统一输出调度请求;步骤2:设置m个集中调度模块CA,将一个调度周期分为m个时隙,使得在第Ti个时隙由第i个CA处理到各个PG中Pi端口的调度请求;其中,i=0,1,…,m‑1,m表示单个PG中的交换端口数量。本发明基于时隙的多级调度方法实现了对时分空分的完全解耦。

    一种数据包的转发装置及方法

    公开(公告)号:CN115426081A

    公开(公告)日:2022-12-02

    申请号:CN202210962669.3

    申请日:2022-08-11

    Abstract: 本发明提供一种数据包的转发装置及方法。该装置包括:包缓存RAM、缓存管理列表和标签查找表;所述包缓存RAM被以最大包长为单位划分为N个缓存块,所有缓存块均被进行编号,使得每个缓存块对应有唯一的Tag编号,每个缓存块用于存放一个数据包;所述缓存管理列表具有N个比特位,每个缓存块都对应有一个比特位,利用比特位来记录缓存块的占用状态;所述标签查找表用于记录输出的数据包对应的缓存块的Tag编号,采用ackid编号作为索引,以便基于ackid编号实现被确认包的缓存块的释放;其中,每个输出的数据包均携带有为其分配的唯一的ackid编号。本发明可以实现RapidIO协议数据包的确认。

    一种支持SRIO与以太网的协议转换功能验证装置及方法

    公开(公告)号:CN110149242B

    公开(公告)日:2021-04-02

    申请号:CN201910339183.2

    申请日:2019-04-25

    Abstract: 本发明提供一种支持SRIO与以太网的协议转换功能验证装置及方法。该装置包括:SRIO流量模型设备,用于校验第一以太网协议数据包和第一SRIO协议数据包的一致性;以及以太网流量模型设备,用于校验第二SRIO协议数据包和第二以太网协议数据包的一致性。该方法包括:随机生成若干数据作为payload;按照发送端流量模型侧协议的包格式将payload封装包头信息Header组成第一数据包;将第一数据包发送至目标协议转换芯片,目标协议转换芯片对第一数据包进行协议转换得到第二数据包;将payload备份给接收端流量模型,接收端流量模型根据payload和第二数据包校验目标芯片的协议转换结果。本发明可自动对比payload的双端互联互通,以验证目的协议转换的正确性。

    一种可靠的交换芯片复位结构及其复位方法

    公开(公告)号:CN111143122A

    公开(公告)日:2020-05-12

    申请号:CN201911180775.0

    申请日:2019-11-27

    Abstract: 本发明提供一种可靠的交换芯片复位结构及其复位方法。该交换芯片复位结构包括:全局复位控制单元、Sdbank复位控制单元和IP模块复位控制单元;全局复位控制单元的输入端连接复位源,其输出端连接Sdbank复位控制单元的输入端和IP模块复位控制单元的输入端;Sdbank复位控制单元的输出端连接IP模块复位控制单元的输入端;全局复位控制单元用于生成整个交换芯片所需的复位信号;Sdbank复位控制单元用于生成BANK内部所需的复位信号;IP模块复位控制单元用于生成各个IP模块所需的复位信号。本发明提供的交换芯片复位结构,按照3级复位结构对交换芯片进行全芯片复位设计,简化了整个交换芯片的复位结构,更有利于芯片的自动化集成。

    多协议控制器和多协议交换芯片

    公开(公告)号:CN110535788A

    公开(公告)日:2019-12-03

    申请号:CN201910628079.5

    申请日:2019-07-12

    Abstract: 本发明提供了一种多协议控制器和多协议交换芯片,涉及数据传输技术领域,该多协议控制器包括嵌入式现场可编程门阵列模块;该嵌入式现场可编程门阵列模块用于加载待支持协议的部分或全部控制逻辑。本发明实施例提供的多协议控制器和多协议交换芯片,应用嵌入式现场可编程门阵列(EFPGA)实现可编程的硬件控制电路,使得整体控制器可以通过外部加载的方式支持多种不同协议,提高了应用的灵活性;通过专用集成电路(ASIC)实现多协议之间的可复用逻辑,有效节省了电路占用面积,降低了功耗。

Patent Agency Ranking