-
公开(公告)号：CN110323226B
公开(公告)日：2023-09-01
申请号：CN201910196960.2
申请日：2019-03-15
Applicant: 三星电子株式会社
IPC: H10B43/35 , H10B43/27 , H01L21/768 , H01L23/538
Abstract: 本发明提供了一种半导体器件，该半导体器件包括：下栅电极，位于衬底上并彼此间隔开；上栅电极，位于下栅电极之上并彼此间隔开；R型焊盘，从下栅电极或上栅电极当中的至少一个电极的一端延伸，并具有比连接到该R型焊盘的下栅电极或上栅电极大的厚度；以及P型焊盘，从下栅电极或上栅电极当中的没有连接到R型焊盘的至少一个电极的一端延伸，并具有与R型焊盘不同的厚度，其中P型焊盘包括连接到下栅电极当中的最上面的下栅电极的第一焊盘。
-
公开(公告)号：CN116264771A
公开(公告)日：2023-06-16
申请号：CN202211597849.2
申请日：2022-12-12
Applicant: 三星电子株式会社
Abstract: 一种半导体存储器件可以包括：衬底，包括第一块区域和第二块区域；以及堆叠结构，包括交替地堆叠在衬底上的绝缘膜和栅电极。竖直沟道结构、字线切割结构和块切割结构可以穿透堆叠结构。字线切割结构可以沿第二方向延伸。块切割结构可以沿第一方向延伸，连接到字线切割结构，并且限定第一块区域和第二块区域。块切割结构可以包括连接到字线切割结构的第一部分和连接到第一部分的第二部分。从平面的角度看，第一部分可以包括在第一方向上不与第二部分重叠的至少一部分和在第一方向上不与字线切割结构重叠的至少一个区域。
-
公开(公告)号：CN115835649A
公开(公告)日：2023-03-21
申请号：CN202211115569.3
申请日：2022-09-14
Applicant: 三星电子株式会社
Abstract: 本公开涉及半导体器件、包括其的电子系统及其制造方法。该半导体器件包括具有单元区和连接区的基板以及具有垂直地且交替地堆叠在基板上的电介质层和电极的堆叠结构。该堆叠结构包括沿着第一方向依次布置的第一焊盘部分、第一栅栏部分、第二焊盘部分和第二栅栏部分。第一焊盘部分和第二焊盘部分中的每个具有沿着第一方向形成的第一阶梯结构和沿着与第一方向相交的第二方向形成的第二阶梯结构，第一栅栏部分和第二栅栏部分中的每个包括与电极处于相同水平并与电极间隔开的虚设电极。限定第二部分的第二阶梯结构的电极的侧壁从限定第一焊盘部分的第二虚设阶梯结构的虚设电极的侧壁偏移。
-
公开(公告)号：CN114823682A
公开(公告)日：2022-07-29
申请号：CN202210049704.2
申请日：2022-01-17
Applicant: 三星电子株式会社
IPC: H01L27/11521 , H01L27/11568 , H01L27/11556 , H01L27/11582
Abstract: 提供了一种半导体装置和包括半导体装置的数据存储系统。所述半导体装置包括：基底，具有第一区域和第二区域；栅电极，在第一区域上在第一方向上堆叠，并且每个栅电极在第二区域中包括具有向上暴露的上表面的垫区域；沟道结构，穿透栅电极，并且在第一方向上延伸；分离区域，穿透栅电极，并且在第二方向延伸；接触插塞，每个接触插塞穿透栅电极中的每个栅电极的垫区域，并且在第一方向上延伸；氮化物层，设置在栅电极之中的最下面的第一栅电极的外侧中，与最下面的第一栅电极间隔开，并且水平地延伸；以及虚设栅电极，在第二方向上设置在最下面的第一栅电极与氮化物层之间，并且具有与最下面的第一栅电极间隔开的第一端部。
-
公开(公告)号：CN113380817A
公开(公告)日：2021-09-10
申请号：CN202110123978.7
申请日：2021-01-29
Applicant: 三星电子株式会社
Inventor： 白石千
IPC: H01L27/11563 , H01L27/11568 , H01L27/11573 , H01L27/11578
Abstract: 一种垂直存储器件包括具有多个水平栅电极的多个存储块，所述多个水平栅电极在第一方向上彼此间隔开并在第二方向上延伸。多个垂直沟道在第一方向上延伸穿过水平栅电极。多个电荷存储结构设置在垂直沟道与水平栅电极之间。导电路径在第三方向上延伸。所述多个存储块在第三方向上布置并通过在第二方向上延伸的第一分隔图案彼此分隔。各层级处的所述多个水平栅电极在第二方向上的第一横向侧连接到导电路径，以形成共用存储块。
-
Patent Agency Ranking
公开(公告)号：CN112038352A
公开(公告)日：2020-12-04
申请号：CN202010500836.3
申请日：2020-06-04
Applicant: 三星电子株式会社
Inventor： 白石千
IPC: H01L27/11563 , H01L27/1157 , H01L27/11578 , H01L27/11573
Abstract: 一种垂直存储器装置包括：基板，其包括第一区域和第二区域；栅电极，其在第一方向上彼此间隔开，栅电极中的每一个在第一区域和第二区域上在第二方向上延伸，并且栅电极在第二区域上堆叠；沟道，其在第一区域上在第一方向上延伸，该沟道延伸穿过栅电极；在第一栅电极的端部上的第一导电结构，该端部在第二区域上，该第一栅电极设置在最下水平处；以及在第二区域上在第二方向上与第一导电结构间隔开的第二导电结构，该第二导电结构在第一方向上不与第一栅电极重叠并且设置在与第一导电结构的高度不同的高度处。
-
公开(公告)号：CN111952309A
公开(公告)日：2020-11-17
申请号：CN202010100961.5
申请日：2020-02-19
Applicant: 三星电子株式会社
Inventor： 白石千
IPC: H01L27/11524 , H01L27/11529 , H01L27/11548 , H01L27/11556 , H01L27/1157 , H01L27/11573 , H01L27/11575 , H01L27/11582
Abstract: 一种三维半导体存储器件包括：衬底，所述衬底包括单元阵列区域和连接区域；以及电极结构，所述电极结构沿第一方向从所述单元阵列区域延伸到所述连接区域，并且包括垂直堆叠在所述衬底上的多个电极，每个所述电极包括位于所述单元阵列区域上的电极部分和位于所述连接区域上的焊盘部分，其中，所述电极包括位于距所述衬底的第一水平高度处的第一电极和位于距所述衬底的第二水平高度处的第二电极，所述第二水平高度高于所述第一水平高度，并且所述第一电极的所述焊盘部分比所述第二电极的所述焊盘部分更靠近所述单元阵列区域。
-
公开(公告)号：CN111312716A
公开(公告)日：2020-06-19
申请号：CN201910728227.0
申请日：2019-08-08
Applicant: 三星电子株式会社
IPC: H01L27/1157 , H01L27/11575 , H01L27/11582 , H01L23/528
Abstract: 本公开提供了包括沟道结构的半导体器件。一种半导体器件可以包括基板和堆叠结构，在该堆叠结构中多个绝缘层和多个互连层交替地堆叠在基板上。隔离区域可以在第一方向上与堆叠结构交叉。多个第一结构可以在垂直于第一方向的第二方向上延伸到堆叠结构中。多个第一图案可以在隔离区域中在第二方向上延伸到堆叠结构中。所述多个第一图案的底部可以比所述多个沟道结构的底部在第二方向上更远离基板的上表面。
-
公开(公告)号：CN110970441A
公开(公告)日：2020-04-07
申请号：CN201910665689.2
申请日：2019-07-23
Applicant: 三星电子株式会社
Inventor： 白石千
IPC: H01L27/11524 , H01L27/11548 , H01L27/11556 , H01L27/1157 , H01L27/11575 , H01L27/11582
Abstract: 公开了一种垂直存储器装置，该垂直存储器装置可以包括基底上的栅电极、合并图案结构和单元接触塞。栅电极可以在与基底正交的第一方向上间隔开，并且可以沿平行于基底的第二方向延伸。合并图案结构可以沿第二方向延伸，同时合并每个水平的栅电极的端部。合并图案结构的边缘可以具有阶梯形状。合并图案结构可以包括电连接到栅电极的垫图案。单元接触塞可以延伸穿过合并图案结构并电连接到垫图案中的一个垫图案。单元接触塞可以与其它栅电极电绝缘。单元接触塞可以接触下面的导电材料。单元接触塞的上表面可以仅接触绝缘材料。
-
公开(公告)号：CN106601746B
公开(公告)日：2020-03-17
申请号：CN201610461705.2
申请日：2016-06-23
Applicant: 三星电子株式会社
IPC: H01L27/11521 , H01L27/11568
Abstract: 提供了一种半导体器件，该半导体器件包括：栅电极，垂直地堆叠在基底上；通道孔，垂直地延伸到基底，通道孔穿过栅电极，通道孔具有通道区域；栅极焊盘，以不同的长度从栅电极延伸；接触塞，连接到栅极焊盘，栅极焊盘的至少一部分具有厚度比连接到栅极焊盘的所述至少一部分的栅电极的厚度小的区域。
-
-
-
-
-
-
-
-
-
Search Results
76
records
(took 0.036 seconds)
