-
公开(公告)号：CN106407496A
公开(公告)日：2017-02-15
申请号：CN201610615043.X
申请日：2016-07-29
Applicant: 三星电子株式会社
IPC: G06F17/50 , H01L21/768
CPC classification number: G06F17/5077 , H01L27/0207 , H01L27/11807 , G06F17/5072 , G06F17/5081 , H01L21/76838
Abstract: 提供了一种设计半导体装置的布图的方法和制造半导体装置的方法。所述设计半导体装置的布图的方法包括：制造标准单元布图，包括在至少一个互连布图中安置初始管脚图案；执行布线步骤以使初始管脚图案连接到高水平互连布图；基于完成布线步骤时获得的接触信息在互连布图中产生管脚图案。管脚图案小于初始管脚图案。
-
公开(公告)号：CN104239596A
公开(公告)日：2014-12-24
申请号：CN201410286292.X
申请日：2014-06-24
Applicant: 三星电子株式会社
IPC: G06F17/50
CPC classification number: G06F17/5072 , G03F1/70 , G03F7/0035 , G06F17/5068 , G06F17/5077
Abstract: 本发明公开了一种双重图案化布局设计方法，该方法包括步骤：在原理电路上定义关键路径，所述关键路径包括第一路径和第二路径；以及定义双重图案化布局，所述双重图案化布局被划分成具有第一颜色的第一掩模布局和具有第二颜色的第二掩模布局，所述双重图案化布局与所述原理电路相对应。定义所述双重图案化布局的步骤包括在所述原理电路上锚定所述关键路径。
-
公开(公告)号：CN103681865A
公开(公告)日：2014-03-26
申请号：CN201310445019.2
申请日：2013-09-26
Applicant: 三星电子株式会社
IPC: H01L29/78 , H01L29/423 , H01L27/11 , H01L27/105
CPC classification number: H01L27/1104 , G11C11/412 , G11C11/419 , H01L29/41791 , H01L29/785
Abstract: 本发明涉及一种鳍式场效应晶体管及其相关器件。该鳍式场效应晶体管可以包括鳍式场效应晶体管的源极区和漏极区。鳍式场效应晶体管的栅极可以横跨源极区与漏极区之间的鳍式场效应晶体管的鳍。第一硅化物层和第二硅化物层可以分别在源极区和漏极区上。第一硅化物层和第二硅化物层可以分别包括面对横跨鳍的栅极的第一表面和第二表面，其中，第一表面和第二表面的尺寸是不同的。
-
公开(公告)号：CN103515380A
公开(公告)日：2014-01-15
申请号：CN201310263499.0
申请日：2013-06-27
Applicant: 三星电子株式会社
CPC classification number: G06F17/5072 , G06F17/50 , G06F17/5077 , G06F17/5081 , H01L27/0207 , H01L27/092 , H01L27/0924 , H01L29/6681
Abstract: 本发明提供一种可以最小化因导电线、尤其是栅极线中的过头部产生的寄生电容的半导体集成电路及其设计和制造方法。一种设计具有FinFET架构的半导体集成电路的方法包括：执行将被设计的半导体集成电路的前仿真；基于前仿真的结果来设计半导体集成电路的组件的布局，组件包括第一器件区域、第二器件区域以及跨过第一器件区域和第二器件区域延伸的第一导电线；根据至少一条设计规则来修改作为布置在第一器件区域和第二器件区域之间并电气地切割第一导电线的第一切割区域，以最小化通过第一切割区域创建的第一导电线的过头部。
-
公开(公告)号：CN1577606B
公开(公告)日：2010-05-05
申请号：CN200410061815.7
申请日：2004-06-25
Applicant: 三星电子株式会社
Inventor： 宋泰中
IPC: G11C7/06 , G11C11/4063
CPC classification number: G11C7/06 , G11C2207/065
Abstract: 提供一种读出放大器驱动器和包括这种读出放大器驱动器的半导体器件。该读出放大器驱动器输出用于启动读出放大器的启动信号，该读出放大器驱动器包括：第一反相器，它接收输入信号和输出在地电压和控制电压之间摆动的输出信号，所述控制电压由流过无效存储块中的至少一个晶体管的截止电流的量来确定；和第二反相器，它接收第一反相器的输出信号并延迟和缓冲第一反相器的输出信号，延迟和缓冲的时间周期与控制电压的电平成反比。激励启动信号的时间点根据控制电压的电平而变化。该半导体器件响应该启动信号而检测数据。
-
Patent Agency Ranking
公开(公告)号：CN100594556C
公开(公告)日：2010-03-17
申请号：CN200510082155.5
申请日：2005-07-04
Applicant: 三星电子株式会社
IPC: G11C11/413 , G11C7/00
CPC classification number: G11C11/417
Abstract: 一种采用有效电压结构的SRAM，其在工艺-电压-温度(PVT)改变时仍能稳定。该SRAM为SRAM单元提供的有效电源电压是通过将电源电压降低一晶体管的阈值电压而得到的，且有效地电压是通过将地电压提升一晶体管的阈值电压而得到的。由于使用二极管型的PMOS和NMOS晶体管连接在电源电压与有效电源电压之间，且使用二极管型的NMOS和PMOS晶体管连接在地电压与有效地电压之间，就提供了即使在不同PVT变化下仍稳定的有效电源电压电平和有效地电压电平，因此具有稳定的低漏电流特性。
-
公开(公告)号：CN100341074C
公开(公告)日：2007-10-03
申请号：CN03147180.3
申请日：2003-07-08
Applicant: 三星电子株式会社
IPC: G11C11/413
CPC classification number: G11C8/16
Abstract: 本发明涉及一种双端口静态存储器单元和包括该单元的半导体存储器装置，双端口静态存储器单元包括连接在位线和第一结点间的第一传输门、连接在补充位线和第二结点间的第二传输门、连接在第一结点和第二结点间的锁存器以及连接在第二结点和扫描位线间的PMOS晶体管，其中第一传输门的栅极连接至字线，第二传输门的栅极连接至字线，PMOS晶体管的栅极连接至扫描控制线。
-
公开(公告)号：CN1577606A
公开(公告)日：2005-02-09
申请号：CN200410061815.7
申请日：2004-06-25
Applicant: 三星电子株式会社
Inventor： 宋泰中
IPC: G11C7/06 , G11C11/4063
CPC classification number: G11C7/06 , G11C2207/065
Abstract: 提供一种读出放大器驱动器和包括这种读出放大器驱动器的半导体器件。该读出放大器驱动器输出用于启动读出放大器的启动信号，该读出放大器驱动器包括：第一反相器，它接收输入信号和输出在地电压和控制电压之间摆动的输出信号，所述控制电压由流过无效存储块中的至少一个晶体管的截止电流的量来确定；和第二反相器，它接收第一反相器的输出信号并延迟和缓冲第一反相器的输出信号，延迟和缓冲的时间周期与控制电压的电平成反比。激励启动信号的时间点根据控制电压的电平而变化。该半导体器件响应该启动信号而检测数据。
-
公开(公告)号：CN1574063A
公开(公告)日：2005-02-02
申请号：CN200410047296.9
申请日：2004-05-28
Applicant: 三星电子株式会社
Abstract: 一种减小只写位线的负载电容的半导体存储器件，包括：第一位单元阵列块，其中其位单元由第一位线和第一字线交点限定，第一位线分别排列成第一信号线和第二信号线对；第二位单元阵列块，其中其位单元由第二位线和第二字线交点限定，第二位线分别排列成第三信号线和第二信号线对；块划分电路，其可操作来产生和输出块划分控制信号；以及写位线分配器电路，其根据块划分控制信号可操作来分别或形成开路或将第一信号线和第三信号线连接在一起。
-
公开(公告)号：CN119730388A
公开(公告)日：2025-03-28
申请号：CN202411693695.6
申请日：2019-02-21
Applicant: 三星电子株式会社
Abstract: 提供了一种半导体器件。半导体器件包括在衬底上彼此相邻的第一逻辑单元和第二逻辑单元、以及在第一逻辑单元与第二逻辑单元之间在第一方向上延伸的混合分离结构。每个逻辑单元包括：第一有源图案和第二有源图案，第一有源图案和第二有源图案在与第一方向相交的第二方向上延伸，并且在第一方向上彼此间隔开；以及栅电极，在第一方向上延伸并跨越第一有源图案和第二有源图案，并且所述多个栅电极以栅极间距间隔开。混合分离结构包括将第一逻辑单元的第一有源图案与第二逻辑单元的第一有源图案分离的第一分离结构；以及第一分离结构上的第二分离结构。第一分离结构的宽度大于栅极间距。
-
-
-
-
-
-
-
-
-
Search Results
91
records
(took 0.041 seconds)
