磁畴壁移动元件和磁记录阵列

    公开(公告)号:CN111613721A

    公开(公告)日:2020-09-01

    申请号:CN202010103970.X

    申请日:2020-02-20

    Abstract: 本发明提供磁畴壁移动元件和磁记录阵列。本实施方式的磁畴壁移动型磁记录元件包括:第一铁磁性层、磁记录层、非磁性层以及第一电极和第二电极,第一电极包含磁化取向在与第一铁磁性层的磁化的朝向不同的方向的磁性体,磁记录层具有:与第一电极及第一铁磁性层在第一方向上重叠的第一区域;与第二电极及第一铁磁性层在第一方向上重叠的第二区域;以及被第一区域和第二区域夹着的第三区域,第一区域的与第一电极对置的第一部分的面积比第二区域的与第二电极对置的第二部分的面积大,第一铁磁性层在第一方向上与第一电极和第二电极的一部分重叠。本发明中电阻变化幅度大。

    积和运算器、神经形态器件及积和运算器的使用方法

    公开(公告)号:CN111512312A

    公开(公告)日:2020-08-07

    申请号:CN201880084232.6

    申请日:2018-12-12

    Inventor: 柴田龙雄

    Abstract: 本发明提供在应用于神经网络的情况下,能够抑制偏置项用元件的故障时的神经网络的性能降低的积和运算器。积和运算器(1)具备积运算部(10)、和运算部(11),积运算部(10)具备多个可变输入用积运算元件(10A1A)、(10A1B);多个固定输入用积运算元件(10A2A)、(10A2B)。多个可变输入用积运算元件(10A1A)、(10A1B)及多个固定输入用积运算元件(10A2A)、(10A2B)各自为电阻变化元件。积和运算器(1)具备:相对于多个可变输入用积运算元件输入可变信号的可变输入部(121A)、(121B);相对于多个固定输入用积运算元件(10A2A)、(10A2B)与上述可变信号同步地输入给定的信号的固定输入部(122A)、(122B)。和运算部(11)具备检测来自多个可变输入用积运算元件(10A1A)、(10A1B)的输出及来自多个固定输入用积运算元件(10A2A)、(10A2B)的输出的合计值的输出检测器(11A)。

    积和运算器、神经形态器件以及积和运算器的故障判断方法

    公开(公告)号:CN111512311A

    公开(公告)日:2020-08-07

    申请号:CN201880082896.9

    申请日:2018-12-12

    Inventor: 柴田龙雄

    Abstract: 本发明提供在应用于神经网络的情况下,能够正确地检测可能大幅损坏神经网络的性能的故障的积和运算器。积和运算器(1)具备积运算部(10)、和运算部(11)、故障判断部(12),积运算部(10)具备多个积运算元件(10AA~10AC),多个积运算元件(10AA)~(10AC)各自为电阻变化元件。和运算部(11)具备检测来自多个积运算元件(10AA)~(10AC)的输出的合计值的输出检测器(11A)。故障判断部(12)在输出检测器(11)检测的上述合计值超过规定值的情况下,判断为故障产生。上述规定值是在多个积运算元件(10AA~10AC)全部正常动作的情况下,输出检测器(11)能够检测的上述合计值的最大值以上的值。

Patent Agency Ranking