穿通型碳化硅绝缘栅双极型晶体管的制备方法

    公开(公告)号:CN103928322A

    公开(公告)日:2014-07-16

    申请号:CN201410163736.0

    申请日:2014-04-21

    CPC classification number: H01L29/66068

    Abstract: 本发明公开了一种穿通型碳化硅绝缘栅双极型晶体管的制备方法,主要解决目前碳化硅绝缘栅双极型晶体管制备成本过高的问题。其实现步骤包括:1.选用结构性能优良的P型碳化硅衬底,对该衬底背面切割减薄并抛光氧化切割面;2.在衬底正面依次通过离子注入,形成N阱区、N+体接触区、JFET区、P+发射区;3.对衬底背面进行缓冲层与集电极区的离子注入;4.高温退火,激活注入杂质;5.在衬底正面生长刻蚀栅氧化层、淀积多晶硅栅;6.在衬底正面和背面淀积金属并光刻,引出电极。与现有方法相比,本发明不需要外延生长过厚的耐压层,节省了大量生产成本,简化了工艺步骤,可用于逆变器、开关电源和照明电路领域。

    碳化硅绝缘栅双极型晶体管的制备方法

    公开(公告)号:CN103928321A

    公开(公告)日:2014-07-16

    申请号:CN201410163147.2

    申请日:2014-04-21

    CPC classification number: H01L29/66068

    Abstract: 本发明公开了一种碳化硅绝缘栅双极型晶体管的制备方法,主要解决目前SiC绝缘栅双极型晶体管制备成本过高的问题。其实现步骤是:选用结构性能优良的P型SiC衬底,在其硅面生长氧化层,随后依次淀积多晶硅、氮化硅;采用栅自对准工艺,在淀积有多晶硅、氮化硅的衬底表面光刻刻蚀出阱区窗口,通过离子注入形成N阱、N+接触区以及发射极区;在衬底碳面离子注入形成集电极区;接着进行高温退火,完成推阱,激活注入杂质;在衬底硅面及碳面分别淀积金属层,引出各个电极;最后,烧结金属,形成良好接触。与现有方法相比,本发明不需要外延工艺生长过厚的耐压层,节省了大量生产成本,简化了工艺步骤,可用于开关电源和照明电路。

    外延沟道的SiCIEMOSFET器件及制备方法

    公开(公告)号:CN102244099A

    公开(公告)日:2011-11-16

    申请号:CN201110171696.0

    申请日:2011-06-23

    Abstract: 本发明公开了一种外延沟道的SiC IEMOSFET器件及制作方法,主要解决现有SiC IEMOSFET器件沟道电子迁移率低,导体电阻大的问题。本发明的器件包括栅极(1)、SiO2隔离介质(2)、源极(3)、源区N+接触(4)、P+接触(5)、P-外延层(7)、JFET区域(8)、P阱(9)、N-漂移层(10)、N+衬底(11)和漏极(12),其中:SiO2隔离介质(2)和JFET区域(8)之间设有一层厚度为0.1μm~0.2μm,氮离子掺杂浓度为3×1016cm-3的上外延沟道层(6′),使得器件在工作状态下的导电沟道远离SiO2和SiC界面,减少表面散射对电子迁移率的影响。本发明具有沟道电子迁移率高,导通电阻低,功耗低的优点,可用于开关稳压电源、汽车电子以及功率放大器领域。

    基于超级结的碳化硅MOSFET器件及制备方法

    公开(公告)号:CN102227000A

    公开(公告)日:2011-10-26

    申请号:CN201110169285.8

    申请日:2011-06-23

    Abstract: 本发明公开了一种基于超级结的碳化硅MOSFET器件,主要解决现有技术中碳化硅MOSFET器件在低导通电阻时击穿电压难以提高的问题。它包括栅极(1)、SiO2氧化物介质(2)、源极(3)、N+源区(4)、P+接触区(5)、P阱(6)、JFET区(7)、N-外延层(9)、N+衬底(10)和漏极(11),其中:N-外延层(9)的两侧,且在P阱(6)的正下方设有厚度为0.5~5μm,铝离子掺杂浓度为5×1015~1×1016cm-3的P-基(8),以使P阱(6)和JFET区(7)拐点处的电场分布能更加均匀,提高器件的击穿电压。本发明器件具有导通电阻低、击穿电压高、开关反应速度快和功耗低的优点,可用于大功率电气设备、太阳能发电模块以及混合燃料电动车。

    一种基于离子注入型温度传感器的晶闸管及其制备方法

    公开(公告)号:CN119835956A

    公开(公告)日:2025-04-15

    申请号:CN202411916539.1

    申请日:2024-12-24

    Abstract: 本发明公开了一种基于离子注入型温度传感器的晶闸管及其制备方法,在晶闸管中,衬底、缓冲层、漂移层和基区由下至上依次设置;PiN温度传感器通过离子注入设置于基区内;PiN温度传感器为P型掺杂和N型掺杂的具有隔离区域的横向PiN温度传感器;门电极设置于基区的两端;阳极层设置于基区的上表面,PiN温度传感器和门电极之间的区域;阳极设置于阳极层的上表面;阴极设置于衬底的下表面。本发明采用半导体器件作为温度传感器,具有高线性度和灵敏度的优点;将温度传感器集成至晶闸管的内部,大幅提高了晶闸管的集成度,将温度传感器与晶闸管进行结合,使得晶闸管测温系统更加紧凑、高效。

    用于保护IGBT的内置于驱动IC的主动钳位电路

    公开(公告)号:CN110289601B

    公开(公告)日:2024-12-10

    申请号:CN201910627038.4

    申请日:2019-07-12

    Abstract: 本发明涉及一种用于保护IGBT的内置于驱动IC的主动钳位电路,包括驱动IC、设置于驱动IC内部的比较器、RS锁存器、与门、钳位二极管、主动钳位管,IGBT的栅极接驱动IC的驱动脚,IGBT的发射极接驱动IC的零电位脚,比较器的反相输入端接驱动IC的驱动脚,比较器的正相输入端接入基准电压信号,比较器的输出端接RS锁存器的R端,在RS锁存器的S端接入驱动信号,RS锁存器的Q输出端接与门的一个输入端,在与门的另一个输入端中接入驱动信号的反信号,与门的输出接主动钳位管的栅极,主动钳位管的漏极接驱动IC的驱动脚,主动钳位管的源极接驱动IC的负电源脚,钳位二极管串接在驱动IC的驱动脚和零电位脚之间。

    一种浮结型肖特基势垒二极管及其制作方法

    公开(公告)号:CN110323283B

    公开(公告)日:2024-11-05

    申请号:CN201910458067.2

    申请日:2019-05-29

    Abstract: 本发明涉及一种浮结型肖特基势垒二极管,包括:衬底层1;外延层2,位于所述衬底层1上层;浮结层4,位于所述外延层2上层的两侧;绝缘型多晶硅层5,位于所述浮结层4上层;沟槽6,位于所述绝缘型多晶硅层5上层;肖特基接触阴极7,位于所述衬底层1下层;肖特基接触阳极8,覆盖所述外延层2、所述绝缘型多晶硅层5和所述沟槽6。本发明提出的二极管,通过改善浮结型肖特基势垒二极管的工艺步骤,不需要二次生长外延层,增大了器件击穿电压,减小了导通电阻,提升了功率优值,降低了工艺难度和成本。

    一种全饱和MOSFET带隙基准源

    公开(公告)号:CN115309227B

    公开(公告)日:2024-07-02

    申请号:CN202210932626.0

    申请日:2022-08-04

    Abstract: 本发明公开了一种全饱和MOSFET带隙基准源,包括:启动电路、电流产生电路、温度补偿产生电路和基准源输出电路;其中,电流产生电路用于产生与温度变化呈第一相关性的温度系数电流;温度补偿产生电路用于产生与温度变化呈第二相关性的温度系数电压;基准源输出电路用于利用温度系数电流和温度系数电压产生基准电压,并将基准电压输出至启动电路;启动电路用于保证全饱和MOSFET带隙基准源在启动过程中脱离非理想工作点并进入正常工作点。本发明采用全MOS结构、MOS管均偏置在饱和区工作,大大降低了对工艺要求,并且能够适应不同半导体材料的MOS管温度特性,具有普适性,同时,电路结构复杂度低,可广泛应用于各种电路中来产生参考电压。

    体内条状接地埋层的SiC MOSFET及其元胞结构

    公开(公告)号:CN118053910A

    公开(公告)日:2024-05-17

    申请号:CN202410454354.7

    申请日:2024-04-16

    Abstract: 本发明公开了一种体内条状接地埋层的SiC MOSFET及其元胞结构,元胞结构包括位于第一区域的接地埋层;第一区域自下而上依次包括漏电极、N型衬底、第一N型漂移区、接地埋层、第二N型漂移区、P型沟道区、N型源区、栅氧化层、栅电极、栅源隔离氧化层和源电极;接地埋层包括沿第一方向延伸的P型埋层和沿第二方向延伸的两个P型深柱。其中,P型埋层保证了器件的耐压能力,可以保留较多的电流通路,从而减小特征导通电阻;两个P型深柱保证了的反向恢复特性等动态特性,防止寄生的NPN晶体管开启。在包含多个元胞结构的SiC MOSFET中,接地埋层可以拼接形成P型屏蔽层,能够屏蔽部分栅漏电容、优化开关特性。

    基于外部电极关断抽取结构的碳化硅晶闸管及其制备方法

    公开(公告)号:CN117894827A

    公开(公告)日:2024-04-16

    申请号:CN202410071777.0

    申请日:2024-01-17

    Abstract: 本发明涉及一种基于外部电极关断抽取结构的碳化硅晶闸管及其制备方法,该碳化硅晶闸管包括:自下而上依次层叠设置的N型4H‑SiC衬底、P型4H‑SiC缓冲层、P型4H‑SiC漂移层和N型4H‑SiC门极层;设置在N型4H‑SiC门极层和P型4H‑SiC漂移层内部的凹槽;以及P型4H‑SiC阳极区、第一欧姆接触层、钝化层、刻蚀角保护区、P型4H‑SiC抽取区、N型4H‑SiC重掺杂区、第二欧姆接触层和Al接触层。在P型4H‑SiC抽取区上设置的第一欧姆接触层作为控制漂移层与缓冲层的外部控制电极,通过引入外部控制电极,有利于晶闸管在开关或脉冲工作状态下的快速开关,提高了晶闸管的工作频率。

Patent Agency Ranking