公开(公告)号：CN203324967U

公开(公告)日：2013-12-04

申请号：CN201320337306.7

申请日：2013-06-13

Applicant: 福州大学

Inventor： 魏榕山 ,  陈锦锋 ,  于志敏 ,  何明华

IPC: G06F7/50

Abstract: 本实用新型涉及SET/MOS混合电路构成的阈值逻辑型超前进位加法器，其由超前进位逻辑模块、第一加法运算模块和第二加法运算模块构成；利用单电子晶体管与MOS管混合结构所具有的库仑阻塞振荡效应和多栅输入特性，实现了基于阈值逻辑的超前进位加法器。由于阈值逻辑强大的逻辑功能，该电路仅由10个阈值逻辑门构成，整个电路仅消耗30个器件。与传统的纯CMOS超前进位加法器相比而言，该阈值逻辑型超前进位加法器的电路结构大大简化，管子数目显著减少，电路功耗进一步下降。该阈值逻辑型超前进位加法器有望在微处理器、数字信号处理器等领域中得到应用，有利于进一步降低电路功耗，节省芯片面积，提高电路的集成度。

公开(公告)号：CN202454287U

公开(公告)日：2012-09-26

申请号：CN201220068913.3

申请日：2012-02-29

Applicant: 福州大学

Inventor： 魏榕山 ,  陈寿昌 ,  陈锦锋 ,  何明华

IPC: G11C11/417

Abstract: 本实用新型涉及一种基于负微分电阻特性的混合SET/CMOS静态存储单元，其特征在于：包括一NMOS管、具有NDR特性的混合SET/CMOS电路NDR电路以及以SET/CMOS为基础的负微分电阻电路SET-MOS电路；该NDR电路和该SET-MOS电路串联，所述的NMOS管的漏极连接至该NDR电路和该SET-MOS电路之间。该结构的重点是利用SET与CMOS组成的混合电路产生两种变化方向相反的NDR特性，并利用该特性构成两个用于存储电压值的稳态点，实现存储的功能。本实用新型采用的基于负微分电阻特性的混合SET/CMOS静态存储单元极大的降低了电路的功耗，并提高了电路的集成度。

公开(公告)号：CN202435358U

公开(公告)日：2012-09-12

申请号：CN201220001498.X

申请日：2012-01-05

Applicant: 福州大学

Inventor： 魏榕山 ,  陈锦锋 ,  陈寿昌 ,  何明华

IPC: H03K3/012 ,  H03K3/02

Abstract: 本实用新型涉及集成电路技术领域，特别是一种基于SET/MOS混合结构的D触发器，其由1个电容，2个PMOS管,2个NMOS管和1个SET构成。利用HSPICE对该电路进行了仿真验证。仿真结果表明该电路能够有效地实现D触发器的逻辑功能,整个电路的平均功耗仅为8.67nW。与基于传统的CMOS设计的D触发器相比,管子数目大大减少,功耗显著降低,电路结构得到了进一步的简化,有利于节省芯片的面积,提高电路的集成度。该结构有望广泛应用于环形振荡器、分频器、有限状态机等时序逻辑电路中。

公开(公告)号：CN202424681U

公开(公告)日：2012-09-05

申请号：CN201220001499.4

申请日：2012-01-05

Applicant: 福州大学

Inventor： 魏榕山 ,  陈锦锋 ,  陈寿昌 ,  何明华

IPC: H03K19/094

Abstract: 本实用新型涉及一种基于阈值逻辑的SET/MOS混合结构的2:1复用器，该复用器电路仅由2个阈值逻辑门和1个反相器构成，共消耗3个PMOS管，3个NMOS管和3个SET，其输入输出电压间具有较好的兼容性，输出电压具有较大的摆幅。与基于布尔逻辑的CMOS2:1复用器相比，电路功耗明显下降，管子数目得到了一定的减少，电路结构得到了进一步的简化。该复用器能够在信号传输、数据传递、数据总线控制等领域中得到应用，有利于降低电路功耗，节省芯片面积，提高电路的集成度。