-
公开(公告)号：CN102882807B
公开(公告)日：2014-12-10
申请号：CN201210344839.8
申请日：2012-09-18
Applicant: 电子科技大学
IPC: H04L12/861 , H04L12/733 , H04Q11/00
Abstract: 本发明公开了一种基于资源不可用约束的连接请求路由和重排方法，对现有采用PAULL算法进行改进，在到新的连接请求的输入模块和输出模块对应的链路上都有空闲、但出现资源不可用约束的中间级模块w与负载最轻的、但不满足到连接请求的输入模块和输出模块对应的链路上都有空闲的中间级模块v之间进行联合PAULL重排，在找到的路径上将两个模块进行对调，同时将中间级模块v分配新的连接请求，这个过程相当于将中间级模块v上的连接请求拆除，重排到中间级模块w上，将中间级模块w上的连接请求拆除，重排到中间级模块v上，从而克服了资源不可用约束，实验表明，本发明的方法整体性能没有下降。
-
公开(公告)号：CN103888293A
公开(公告)日：2014-06-25
申请号：CN201410064364.6
申请日：2014-02-25
Applicant: 电子科技大学
Abstract: 本发明公开了一种多通道FC网络数据仿真系统的数据通道调度方法，通过在FC网络数据仿真卡的PCIE管理模块一侧配置多个异步板卡FIFO，提供标准的FIFO接口，在PC机一侧的每个通道配置DMA缓存模块，DMA缓存模块通过PCIE管理模块实现异步板卡FIFO和PC机的双向多通道传输。从而实现在一张FC仿真卡上配置多个光端口，以低成本实现消息的多通道传输，同时还支持端口冗余。
-
公开(公告)号：CN103780519A
公开(公告)日：2014-05-07
申请号：CN201410007137.X
申请日：2014-01-07
Applicant: 电子科技大学
CPC classification number: H04L25/03273 , H04L25/03114 , H04L2025/03636
Abstract: 本发明公开了一种基于LMS的信道均衡和频偏估计联合并行方法，在光接收机的初始化阶段将训练序列信号转换为并行信号后送入并行信号处理支路分别进行均衡和频偏估计，计算所有支路的频偏估计平均值和每条支路的误差信号，每组并行信号采用统一的均衡器抽头系数，均衡器抽头系数更新时采用支路误差信号的均值；在数据发送阶段发送端在数据符号中插入训练符号，光接收机将数据信号转换为并行信号，训练信号采用均衡信号和已知训练符号进行频偏估计，数据信号使用对应训练信号的累积相位误差和已得到的频偏估计平均值进行补偿后再判决，再采用均衡信号和判决信号进行频偏估计。本发明采用信号并行化处理降低了数据信号处理硬件对系统性能的限制影响。
-
公开(公告)号：CN102223328B
公开(公告)日：2014-04-16
申请号：CN201010149994.5
申请日：2010-04-14
IPC: H04L25/03
Abstract: 本发明公开了一种信号判决方法和信号判决装置，该方法对均衡后的前置假设码元和需要判决的数字信号I[k]进行处理得到判决后的判决值C[k]，进而根据所有的判决值C[k]来获得判决码元值。本发明实施例对生成的前置假设码元信号而不是需要均衡的数字信号进行时域均衡，可以避免信道噪声对时域均衡的影响，最终得到精确的判决结果。
-
公开(公告)号：CN102299719B
公开(公告)日：2013-03-06
申请号：CN201110242890.3
申请日：2011-08-23
Applicant: 电子科技大学
IPC: H03M13/11
Abstract: 本发明公开了一种非迭代式LDPC码译码器包括两个初始似然比信息存储器、k级运算单元、判决与输出模块D以及控制单元。在控制单元控制下，将待译码的LDPC帧的LLR值交替存入两个初始似然比信息存储器中，同时交替进行变量节点信息矩阵初始化并存入一级运算单元中两个变量节点信息矩阵存储器。校验节点更新单元、变量节点更新单元交错交替读取、处理、存储数据，利用率为100％，解决了传统的LDPC码译码器运算单元利用率不高的问题。最后，经过多级级联运算处理，直接对得到的恢复信息比特序列进行判断，多个运算单元级联代替了传统的迭代操作，完全实现流水线运算，因此，译码运算速度高。
-
Patent Agency Ranking
公开(公告)号：CN102882807A
公开(公告)日：2013-01-16
申请号：CN201210344839.8
申请日：2012-09-18
Applicant: 电子科技大学
IPC: H04L12/861 , H04L12/733 , H04Q11/00
Abstract: 本发明公开了一种基于资源不可用约束的连接请求路由和重排方法，对现有采用PAULL算法进行改进，在到新的连接请求的输入模块和输出模块对应的链路上都有空闲、但出现资源不可用约束的中间级模块w与负载最轻的、但不满足到连接请求的输入模块和输出模块对应的链路上都有空闲的中间级模块v之间进行联合PAULL重排，在找到的路径上将两个模块进行对调，同时将中间级模块v分配新的连接请求，这个过程相当于将中间级模块v上的连接请求拆除，重排到中间级模块w上，将中间级模块w上的连接请求拆除，重排到中间级模块v上，从而克服了资源不可用约束，实验表明，本发明的方法整体性能没有下降。
-
公开(公告)号：CN102223328A
公开(公告)日：2011-10-19
申请号：CN201010149994.5
申请日：2010-04-14
IPC: H04L25/03
Abstract: 本发明公开了一种信号判决方法和信号判决装置，该方法对均衡后的前置假设码元和需要判决的数字信号I[k]进行处理得到判决后的判决值C[k]，进而根据所有的判决值C[k]来获得判决码元值。本发明实施例对生成的前置假设码元信号而不是需要均衡的数字信号进行时域均衡，可以避免信道噪声对时域均衡的影响，最终得到精确的判决结果。
-
公开(公告)号：CN101047391A
公开(公告)日：2007-10-03
申请号：CN200610076082.3
申请日：2006-04-27
Abstract: 本发明公开了一种LDPC编码方法包括：根据通信系统预先给定的编码效率确定所生成奇偶校验矩阵需要的循环子矩阵的个数L；根据所述LDPC码的码长以及所述循环子矩阵的个数L，生成L个循环子矩阵，并保证其中至少一个是可逆循环子矩阵；根据所生成的L个循环子矩阵推导出LDPC码的生成矩阵，并根据所述生成矩阵对待发送的信息比特进行LDPC编码得到待发送的比特序列。本发明还公开了一种LDPC编码的装置，以及一种LDPC码奇偶校验矩阵的生成方法，通过本发明的方法及装置可以实现高速率、高效率以及低编码复杂度的LDPC编码，同时可以充分保证LDPC码的性能。
-
公开(公告)号：CN116312343B
公开(公告)日：2025-03-25
申请号：CN202211604930.9
申请日：2022-12-14
Applicant: 电子科技大学
IPC: G09G3/32
Abstract: 本发明公开了一种异形曲面屏中LED灯逐点校正方法，通过两次校正来实现整个异形曲面屏显示的亮色度的一致性；具体讲，第一次校正是采集所有LED灯板图像并分类，然后所有灯板为一个整体设置校正参数并存储于每张LED灯板的存储器中，当显示屏拼装完成后驱动时通过读取每张LED灯板的校正参数实现每一颗LED灯珠亮色度的校正，从而实现了显示屏上所有相同LED灯板亮色度显示的一致性；第二次校正是以LED灯板为单元对不同的LED灯板采集亮色度值，并计算出新的修正值，驱动电路根据新的修正值第二次校正整个显示屏，从而实现整个显示屏显示亮色度的一致性。
-
公开(公告)号：CN119011008B
公开(公告)日：2025-03-07
申请号：CN202410954429.8
申请日：2024-07-17
Applicant: 电子科技大学
IPC: H04B10/079 , H04B10/61
Abstract: 本发明提供一种基于误差相关性的判决反馈均衡器的误差传播抑制方法，接收端数字信号处理包括：采用阈值检测器检测DFE判决前的输入信号，当DFE判决前的输入信号大于预设阈值则判断当前采样点为突发误差的终点，激活纠错步骤；将DFE判决后的输出信号输入至后置滤波器，再将后置滤波器输出信号通过加法器减去DFE的输入信号得到DFE诱导的误差信息，将突发误差终点对应的DFE诱导的误差信息分别与不同长度的误差事件对应的误差相关滤波器的响应进行乘积得到不同误差相关值；输出最大的有效误差相关值；最后利用最大的有效误差相关值对应的误差事件来修正DFE带来的突发误差。本发明能够有效的抑制DFE引入的误差传播，显著提升接收机灵敏度，提高系统的传输性能。
-
-
-
-
-
-
-
-
-
Search Results
77
records
(took 0.022 seconds)
