公开(公告)号：CN102299719A

公开(公告)日：2011-12-28

申请号：CN201110242890.3

申请日：2011-08-23

Applicant: 电子科技大学

Inventor： 王斯维 ,  许渤 ,  邱昆

IPC: H03M13/11

Abstract: 本发明公开了一种非迭代式LDPC码译码器包括两个初始似然比信息存储器、k级运算单元、判决与输出模块D以及控制单元。在控制单元控制下，将待译码的LDPC帧的LLR值交替存入两个初始似然比信息存储器中，同时交替进行变量节点信息矩阵初始化并存入一级运算单元中两个变量节点信息矩阵存储器。校验节点更新单元、变量节点更新单元交错交替读取、处理、存储数据，利用率为100％，解决了传统的LDPC码译码器运算单元利用率不高的问题。最后，经过多级级联运算处理，直接对得到的恢复信息比特序列进行判断，多个运算单元级联代替了传统的迭代操作，完全实现流水线运算，因此，译码运算速度高。

公开(公告)号：CN102299719B

公开(公告)日：2013-03-06

申请号：CN201110242890.3

申请日：2011-08-23

Applicant: 电子科技大学

Inventor： 王斯维 ,  许渤 ,  邱昆

IPC: H03M13/11

Abstract: 本发明公开了一种非迭代式LDPC码译码器包括两个初始似然比信息存储器、k级运算单元、判决与输出模块D以及控制单元。在控制单元控制下，将待译码的LDPC帧的LLR值交替存入两个初始似然比信息存储器中，同时交替进行变量节点信息矩阵初始化并存入一级运算单元中两个变量节点信息矩阵存储器。校验节点更新单元、变量节点更新单元交错交替读取、处理、存储数据，利用率为100％，解决了传统的LDPC码译码器运算单元利用率不高的问题。最后，经过多级级联运算处理，直接对得到的恢复信息比特序列进行判断，多个运算单元级联代替了传统的迭代操作，完全实现流水线运算，因此，译码运算速度高。