-
公开(公告)号：CN113886300A
公开(公告)日：2022-01-04
申请号：CN202111125359.8
申请日：2021-09-23
Applicant: 珠海一微半导体股份有限公司
Abstract: 本发明公开一种基于总线接口的时钟自适应恢复系统及芯片，所述时钟自适应恢复系统包括总线接口接收器、数据状态机和锁相环；总线接口接收器,用于采用预先生成的标准采样时钟对主机发送过来的外部数据进行接收；数据状态机，用于当所述总线接口接收器开始接收到外部数据的特定的数据位时，启动工作状态的循环转移，以开始执行一轮数据处理操作；数据状态机，用于控制工作状态的循环转移方式，并在此基础上控制锁相环调节生成目标采样时钟，以使得目标采样时钟对应产生的实际采样周期适应主机发送外部数据的实时速率的变化，并维持目标采样时钟的一个跳变沿锁定在对应的理想采样周期的中央采样区间内。
-
公开(公告)号：CN115426466B
公开(公告)日：2024-12-31
申请号：CN202211004133.7
申请日：2022-08-22
Applicant: 珠海一微半导体股份有限公司
Abstract: 本发明公开一种图像数据的读写控制系统及读写控制方法，读写控制系统包括写控制模块、读控制模块、第一FIFO模块、第二FIFO模块以及第三FIFO模块；读控制模块，用于每当连续从所述第一FIFO模块读取同一行的像素数据的预设的前后两列的Y分量，则从所述第二FIFO模块读取同一行的像素数据的参考列的U分量，并从所述第三FIFO模块读取同一行的像素数据的参考列的V分量；读控制模块，还用于在写控制模块连续将预设的上下两行像素数据的Y分量写入第一FIFO模块的过程中，从第二FIFO模块内重复读取相匹配行的像素数据的参考列的U分量两次，从第三FIFO模块内重复读取相匹配行的像素数据的参考列的V分量两次。
-
公开(公告)号：CN113724747B
公开(公告)日：2024-12-31
申请号：CN202111116261.6
申请日：2021-09-23
Applicant: 珠海一微半导体股份有限公司
Abstract: 本发明公开了一种时钟分频模块、音频播停可控的数模转换电路及方法，本发明采用新的音频DAC架构，优化了传统架构中大量乘加运算、组合逻辑和寄存器，大大减小了硬件面积和设计复杂度；同时，解决了对音频DAC电路工作时钟频率严格要求的限制，并且可以支持不同采样率的音频，应用和设计上更灵活；此外，本发明还具有延时关闭工作使能的作用，使得所述电路在关闭到重新打开时，CIC滤波器可以正确进行插值，避免出现爆音现象，如果不进行延时则无法正常控制音频的暂停与播放。
-
公开(公告)号：CN118627455A
公开(公告)日：2024-09-10
申请号：CN202410866420.1
申请日：2024-07-01
Applicant: 珠海一微半导体股份有限公司
IPC: G06F30/392 , G06F30/398
Abstract: 本申请提供一种芯片唤醒电路以及芯片，基于极性控制信号的配置，外部电路将PAD单元上拉或下拉后产生外部唤醒控制信号并通过PAD单元传输给唤醒信号生成单元进行处理生成高电压域的芯片唤醒信号，此时高电压域的芯片唤醒信号的电平与极性控制信号的电平一致，可将芯片从睡眠状态唤醒。基于所述芯片唤醒电路，芯片在睡眠时，可将功耗占比较大的低电压域关闭（除了RTCVDD），只保持高电压域有电，功耗最低，大大延长了电池续航时间，而且所述芯片唤醒电路结构简单，电路面积可以做得很小，具有极大的成本优势。
-
公开(公告)号：CN118394197A
公开(公告)日：2024-07-26
申请号：CN202410539879.0
申请日：2024-04-30
Applicant: 珠海一微半导体股份有限公司
Abstract: 本申请公开用于电源开关的隔离控制方法及芯片，所述隔离控制方法应用于电源开关电路；电源开关电路包括待用电模块和电源控制模块；其中，电源开关电路的外部设置供电电源；所述隔离控制方法包括：检测所述待用电模块是否上电完成；若检测到所述待用电模块没有上电完成，则控制所述待用电模块的输出信号进行隔离，使所述待用电模块不干扰外部电路；若检测到所述待用电模块上电完成，则先控制所述待用电模块的输出信号在预设开电延迟时间内保持隔离，在预设开电延迟时间后解除对所述待用电模块的输出信号的隔离，使所述待用电模块进入工作状态；其中，所述待用电模块在上电完成的情况下接收到所述供电电源输出的电源电压。
-
Patent Agency Ranking
公开(公告)号：CN113886300B
公开(公告)日：2024-05-03
申请号：CN202111125359.8
申请日：2021-09-23
Applicant: 珠海一微半导体股份有限公司
Abstract: 本发明公开一种基于总线接口的时钟自适应恢复系统及芯片，所述时钟自适应恢复系统包括总线接口接收器、数据状态机和锁相环；总线接口接收器,用于采用预先生成的标准采样时钟对主机发送过来的外部数据进行接收；数据状态机，用于当所述总线接口接收器开始接收到外部数据的特定的数据位时，启动工作状态的循环转移，以开始执行一轮数据处理操作；数据状态机，用于控制工作状态的循环转移方式，并在此基础上控制锁相环调节生成目标采样时钟，以使得目标采样时钟对应产生的实际采样周期适应主机发送外部数据的实时速率的变化，并维持目标采样时钟的一个跳变沿锁定在对应的理想采样周期的中央采样区间内。
-
公开(公告)号：CN108984442B
公开(公告)日：2023-08-18
申请号：CN201810920821.5
申请日：2018-08-14
Applicant: 珠海一微半导体股份有限公司
Inventor： 何再生
Abstract: 本发明公开一种基于二值化算法的加速控制系统、芯片及机器人，用于通过AHB总线读写外部的图像存储器。该加速控制系统包括主控制模块、二值化模块和二值化FIFO模块；主控制模块用于当主状态机处于突发读模式状态时，通过接口控制状态机控制AHB总线读取所述图像存储器内的待处理的像素数据，并控制AHB总线内当前像素数据突发传输给二值化模块处理，同时还通过突发读状态机控制二值化FIFO模块读取二值化模块内上一个突发传输的像素数据处理得到的二值化数据，使得所述加速控制系统以流水线的运行方式加速二值化的处理速度，直到将所述图像存储器内存储的全部像素数据被处理，并告知向CPU发送中断。
-
公开(公告)号：CN108414924B
公开(公告)日：2023-07-07
申请号：CN201810456967.9
申请日：2018-05-14
Applicant: 珠海一微半导体股份有限公司
Inventor： 何再生
IPC: G01R31/3185 , G01R31/317
Abstract: 本发明涉及一种进入芯片测试模式的电路及其控制方法，该电路包括一个上电复位逻辑模块和一个计数译码逻辑模块，通过复用现有的芯片引脚，设计了基于独热码计数的所述计数译码逻辑模块来进入并切换各种测试模式，节省了芯片的引脚资源，提高芯片的测试效率，且在驱动时钟跳变的情况下使芯片测试保持在扫描链测试模式下，有利于提高扫描链的测试覆盖率。
-
公开(公告)号：CN108446126B
公开(公告)日：2023-05-05
申请号：CN201810457871.4
申请日：2018-05-14
Applicant: 珠海一微半导体股份有限公司
Inventor： 何再生
IPC: G06F8/61
Abstract: 本发明涉及一种EFUSE的烧写装置及烧写方法，该烧写装置基于该烧写方法设计一种对于pin资源没有要求，同时又安全可靠，并且能够满足精准定时的可靠的烧写方式，来完成EFUSE的烧写。其中该装置中的同步使能逻辑模块同步使能烧写信号计数逻辑模块，在外部晶振的精准时钟信号的驱动下，进行计数输出脉冲宽度准确的烧写信号，并清除相应标志信号，完成所需要的EFUSE bit的烧写，不需要软件开启定时装置模块就能做到精准定时，节省了软件指令，提高了指令效率。
-
公开(公告)号：CN113407235B
公开(公告)日：2022-07-08
申请号：CN202110719972.6
申请日：2021-06-28
Applicant: 珠海一微半导体股份有限公司
Abstract: 本发明公开一种基于硬件加速的运算电路系统及芯片，该运算电路系统包括开平方迭代模块和倒数迭代模块；开平方迭代模块，用于倒数迭代运算的结束标志有效且开平方迭代运算的结束标志无效时，控制预先设置的待开方数和倒数迭代模块输出的符合预设收敛条件的倒数结果相乘以进行预定精度的开平方迭代运算；倒数迭代模块，用于在倒数迭代运算的使能标志有效时，在当前一级倒数迭代运算中，控制倒数迭代模块在上一级倒数迭代运算中输出的倒数结果和开平方迭代模块在上一级开平方迭代运算中输出的平方根结果，获得倒数迭代模块输出的符合预设收敛条件的倒数结果。完成对倒数迭代运算公式和开平方迭代运算的硬件化处理，并避免使用除法器。
-
-
-
-
-
-
-
-
-
Search Results
72
records
(took 0.052 seconds)
