用于半导体样品的测试装置、测试系统及其测试方法

    公开(公告)号:CN112630620A

    公开(公告)日:2021-04-09

    申请号:CN202011469727.6

    申请日:2020-12-14

    Applicant: 清华大学

    Abstract: 一种用于半导体样品的测试装置、测试系统和测试方法,该测试装置包括:样品室,该样品室包括:包括承载面的样品台,承载面配置为承载样品器件;接触探头,接触探头配置为可移动地接触承载在承载面上的样品器件;以及壳体,壳体将样品台和接触探头容纳在内部;环境调节单元,与样品室连接,并配置为调节样品室内的环境,环境调节单元包括用于无流体地调节样品器件温度的干式温度调节单元;以及控制器,与接触探头信号连接,并配置为控制接触探头移动至与样品器件接触。该测试装置通过无流体地调节样品器件温度来控制接触探头移动至与样品器件接触,以进行长时间的测试。

    一种对阻变随机存储器电导弛豫效应特征参数的提取方法

    公开(公告)号:CN112382331A

    公开(公告)日:2021-02-19

    申请号:CN202011164982.X

    申请日:2020-10-27

    Applicant: 清华大学

    Abstract: 本发明涉及半导体存储测试技术领域,尤其涉及一种对阻变随机存储器电导弛豫效应特征参数的提取方法。本方法包括:阻变随机存储器的激活过程;施加多次工作信号使阻变随机存储器达到稳定状态;选取稳定电导值G0;施加激励信号使阻变随机存储器电导值达到G0;对器件进行弛豫测试;继续保持读取脉冲一段时间;再对器件进行随机电报噪声测试;对器件进行擦除操作;进行信号过滤,提取电导弛豫效应特征参数。本发明能够有效、完整地提取阻变随机存储器电导弛豫效应的特征参数,有利于对阻变随机存储器的电导弛豫效应的机理研究以及器件阻态稳定性的提高。

    编译方法、装置、计算设备和介质

    公开(公告)号:CN112328227A

    公开(公告)日:2021-02-05

    申请号:CN202011209731.9

    申请日:2020-11-03

    Applicant: 清华大学

    Abstract: 一种适用于存算一体计算机装置的编译方法、编译装置、计算设备和存储介质。该编译方法包括:获取待编译算法的运算信息;根据运算信息,将待编译算法转换为第一中间表示,第一中间表示包括存算一体计算机装置执行的算子操作;将第一中间表示映射为第二中间表示,第二中间表示包括存算一体计算机装置的硬件信息与算子操作的对应关系;以及根据硬件信息,将待编译算法编译为存算一体计算机装置识别的指令信息,以由存算一体计算机装置执行指令信息。该编译方法能够将运算信息编译为存算一体计算机装置可直接执行的指令,从而可以实现利用存算一体计算机装置对各种算法进行加速运算的效果。

    数据加密方法和解密方法及数据加密装置和解密装置

    公开(公告)号:CN112165384A

    公开(公告)日:2021-01-01

    申请号:CN202011100864.2

    申请日:2020-10-15

    Applicant: 清华大学

    Abstract: 一种数据加密方法和解密方法及数据加密装置和解密装置。数据加密方法包括:获取数据;基于数据,对第一阻变存储器单元执行第一加密处理,以对数据进行加密存储。对第一阻变存储器单元执行第一加密处理,以对数据进行加密存储,包括:响应于数据为第一数值,对第一阻变存储器单元执行n1次加密操作,使得第一阻变存储器单元的电阻值处于加密目标阻值范围;响应于数据为第二数值,对第一阻变存储器单元执行m1次加密操作,使得第一阻变存储器单元的电阻值处于加密目标阻值范围。n1和m1是正整数,并且m1>n1。该数据加密和解密方法及数据加密和解密装置不需要额外的密钥保护模块,并且可以实现数据加密和解密与存储的一体化,从而电路开销较小。

    低温非易失性存储器
    56.
    发明公开

    公开(公告)号:CN112151674A

    公开(公告)日:2020-12-29

    申请号:CN202010901106.4

    申请日:2020-08-31

    Applicant: 清华大学

    Abstract: 本发明公开了一种低温非易失性存储器,该存储器包括上电极、阻变层和下电极,其中,阻变层为双层结构,阻变层的上层为导电绝热材料,与上电极连接,阻变层的下层为阻变材料,与下电极连接,当进行写入SET和重置RESET时,外电场电流产生的焦耳热将阻变层中的局部温度升高,导电绝热材料将部分热量保存在阻变层内,使阻变层保持阻变特征。该存储器利用阻变效应,针对低温应用场景进行器件结构与材料性质上的优化,实现了低温下的非易失性存储。

    计算电路及其操作方法
    57.
    发明公开

    公开(公告)号:CN111859261A

    公开(公告)日:2020-10-30

    申请号:CN202010775594.9

    申请日:2020-08-05

    Applicant: 清华大学

    Abstract: 一种计算电路及其操作方法。该计算电路包括至少一个存储器阵列、电压钳位电路以及电压读取电路,存储器阵列包括布置为N行M列的多个三端存储器,多个三端存储器的每一个包括第一信号端、第二信号端以及控制信号端,且被配置为可以根据控制信号端被施加的电压脉冲而存储对应的目标值;存储器阵列还包括沿存储器阵列的行方向延伸的N条第一信号线以及沿存储器阵列的列方向延伸的M条第二信号线;第n条第一信号线与第n行的三端存储器的第一信号端电连接,第m条第二信号线与第m列的三端存储器的第二信号端电连接;N和M均为大于等于2的整数,且1≤n≤N,1≤m≤M。该计算电路可以提高计算精度以及鲁棒性。

    物理不可克隆函数的实现方法及实现装置

    公开(公告)号:CN111797438A

    公开(公告)日:2020-10-20

    申请号:CN202010643818.0

    申请日:2020-07-07

    Applicant: 清华大学

    Abstract: 一种基于类神经网络结构的物理不可克隆函数的实现方法及实现装置。该类神经网络结构包括多个神经元层电路以及在多个神经元层电路之间的权重参数矩阵,该实现方法包括:对类神经网络结构进行设置操作,以使得权重参数矩阵中的至少部分权重参数被随机设置;向类神经网络结构提供输入电信号(激励),类神经网络结构基于输入电信号和权重参数矩阵的多个权重参数,提供输出电信号;基于输出电信号确定物理不可克隆函数的密钥值。该物理不可克隆函数的实现方法及实现装置可以在较小的硬件开销上实现巨大的激励响应对数量,并且还可以提高激励响应对的数据复杂度,进而提高所实现的物理不可克隆函数的抗建模攻击能力。

    阻变存储器测试方法以及测试装置

    公开(公告)号:CN109273044B

    公开(公告)日:2020-10-13

    申请号:CN201811455054.1

    申请日:2018-11-30

    Applicant: 清华大学

    Abstract: 一种阻变存储器测试方法以及测试装置。该测试方法包括至少一个测试周期。在每个测试周期中对阻变存储器进行循环测试操作和采样操作;循环测试操作包括多个周期,每个周期包括复位操作和置位操作,复位操作被配置为对阻变存储器施加复位电压以使得阻变存储器处于高阻态,置位操作被配置为对阻变存储器施加置位电压以使得阻变存储器处于低阻态;采样操作被配置为读取阻变存储器的电阻值。该测试方法以及测试装置可以提高阻变存储器耐久性测试的测试速度,并且还可以精确控制耐久性测试过程中低阻态和高阻态的阻值区间,适用于包括模拟型阻变存储器在内的各种阻变存储器的耐久性测试。

    电路结构及其驱动方法、芯片及其认证方法、电子设备

    公开(公告)号:CN109522753A

    公开(公告)日:2019-03-26

    申请号:CN201710840926.5

    申请日:2017-09-18

    Applicant: 清华大学

    Abstract: 一种实现物理不可克隆函数的电路结构及其驱动方法、集成电路芯片及其认证方法、电子设备。该电路结构包括多层电路、第一地址电路和输出电路。多层电路包括可寻址的第一阻变器件阵列和可寻址的第二阻变器件阵列,第一地址电路配置为将第二阻变器件阵列中的第二阻变器件的阻值映射成为第一地址,第一地址用于定位被选中的第一阻变器件;输出电路配置为获取并处理被选中的第一阻变器件的阻值,且输出处理结果。该电路结构基于多层阻变存储器阵列实现物理不可克隆函数,通过地址映射的方法连接各层阻变器件阵列,提升数据复杂度,提高物理不可克隆函数的抗机器学习算法攻击的能力,增加硬件认证的安全性。

Patent Agency Ranking