-
公开(公告)号:CN105261593A
公开(公告)日:2016-01-20
申请号:CN201510575878.2
申请日:2007-09-29
Applicant: 株式会社半导体能源研究所
IPC: H01L21/78
Abstract: 本发明的目的在于当从衬底剥离包括半导体元件的元件形成层时,抑制随着剥离而产生的静电的放电。在衬底上形成剥离层、元件形成层。在元件形成层的上表面固定之后能够剥离的支撑基材。通过支撑基材改变元件形成层的形状,来使在元件形成层和剥离层的界面产生剥离。在进行剥离时,供应纯水等的液体,以便濡湿随着剥离而逐步露出的元件形成层及剥离层。产生在元件形成层及剥离层的表面的电荷由液体扩散,从而可以消除因剥离带电的放电。
-
公开(公告)号:CN101399179B
公开(公告)日:2012-09-05
申请号:CN200810168158.4
申请日:2007-09-29
Applicant: 株式会社半导体能源研究所
IPC: H01L21/00 , H01L21/84 , H01L21/336 , H01L21/762 , H01L21/20 , H01L21/50 , G02F1/1333
CPC classification number: H01L21/67132 , H01L21/02244 , H01L21/02252 , H01L21/67092 , H01L21/707 , H01L27/1266
Abstract: 本发明涉及半导体装置的制造方法。本发明的目的在于当从衬底剥离包括半导体元件的元件形成层时,抑制随着剥离而产生的静电的放电。在衬底上形成剥离层、元件形成层。在元件形成层的上表面固定之后能够剥离的支撑基材。通过支撑基材改变元件形成层的形状,来使在元件形成层和剥离层的界面产生剥离。在进行剥离时,供应纯水等的液体,以便濡湿随着剥离而逐步露出的元件形成层及剥离层。产生在元件形成层及剥离层的表面的电荷由液体扩散,从而可以消除因剥离带电的放电。
-
公开(公告)号:CN101399177A
公开(公告)日:2009-04-01
申请号:CN200810168156.5
申请日:2007-09-29
Applicant: 株式会社半导体能源研究所
IPC: H01L21/00 , H01L21/84 , H01L21/336 , H01L21/762 , H01L21/20 , H01L21/50 , G02F1/1333
CPC classification number: H01L21/67132 , H01L21/02244 , H01L21/02252 , H01L21/67092 , H01L21/707 , H01L27/1266
Abstract: 本发明涉及半导体装置的制造方法。本发明的目的在于当从衬底剥离包括半导体元件的元件形成层时,抑制随着剥离而产生的静电的放电。在衬底上形成剥离层、元件形成层。在元件形成层的上表面固定之后能够剥离的支撑基材。通过支撑基材改变元件形成层的形状,来使在元件形成层和剥离层的界面产生剥离。在进行剥离时,供应纯水等的液体,以便濡湿随着剥离而逐步露出的元件形成层及剥离层。产生在元件形成层及剥离层的表面的电荷由液体扩散,从而可以消除因剥离带电的放电。
-
公开(公告)号:CN101154562A
公开(公告)日:2008-04-02
申请号:CN200710153243.9
申请日:2007-09-29
Applicant: 株式会社半导体能源研究所
CPC classification number: H01L21/67132 , H01L21/02244 , H01L21/02252 , H01L21/67092 , H01L21/707 , H01L27/1266
Abstract: 本发明的目的在于当从衬底剥离包括半导体元件的元件形成层时,抑制随着剥离而产生的静电的放电。在衬底上形成剥离层、元件形成层。在元件形成层的上表面固定之后能够剥离的支撑基材。通过支撑基材改变元件形成层的形状,来使在元件形成层和剥离层的界面产生剥离。在进行剥离时,供应纯水等的液体,以便濡湿随着剥离而逐步露出的元件形成层及剥离层。产生在元件形成层及剥离层的表面的电荷由液体扩散,从而可以消除因剥离带电的放电。本发明的选择图为图3。
-
公开(公告)号:CN118922949A
公开(公告)日:2024-11-08
申请号:CN202380025998.8
申请日:2023-03-06
Applicant: 株式会社半导体能源研究所
IPC: H01L29/786 , H01L21/8234 , H01L27/06 , H01L27/088 , H05B33/10 , H05B45/60 , H10K50/00
Abstract: 提供一种集成度高的半导体装置。半导体装置包括:第一及第二晶体管;以及绝缘层,第一晶体管包括:源电极;在源电极上的绝缘层上的漏电极;接触于源电极的顶面、设置在绝缘层的开口的内壁及漏电极的顶面的第一半导体层;接触于第一半导体层的顶面及侧面的第一栅极绝缘层;第一栅极绝缘层上的具有重叠于开口的内壁的区域的第一栅电极,第二晶体管包括:绝缘层上的第二半导体层;接触于第二半导体层的顶面及侧面中的一方的源电极;接触于第二半导体层的顶面及侧面中的另一方的漏电极;接触于第二半导体层的顶面、源电极的顶面及侧面以及漏电极的顶面及侧面的第二栅极绝缘层;第二栅极绝缘层上的第二栅电极,并且,第一半导体层与第二栅电极接触。
-
公开(公告)号:CN118591888A
公开(公告)日:2024-09-03
申请号:CN202380018329.8
申请日:2023-02-06
Applicant: 株式会社半导体能源研究所
IPC: H01L29/786 , H01L21/336 , H01L29/417 , H05B33/02 , H05B33/10 , H10K50/00
Abstract: 提供一种包括尺寸微小的晶体管的半导体装置。半导体装置包括半导体层、第一导电层、第二导电层、第三导电层、第一绝缘层以及第二绝缘层。第一绝缘层设置在第一导电层上。第一绝缘层包括到达第一导电层的第一开口。半导体层与第一绝缘层的顶面及侧面以及第一导电层的顶面接触。第二导电层设置在半导体层上。第二导电层在与第一开口重叠的区域中包括第二开口。第二绝缘层设置在半导体层及第二导电层上。第三导电层设置在第二绝缘层上。第一绝缘层具有第三绝缘层与第三绝缘层上的第四绝缘层的叠层结构。第四绝缘层包括膜密度比第三绝缘层高的区域。
-
公开(公告)号:CN118556296A
公开(公告)日:2024-08-27
申请号:CN202380017236.3
申请日:2023-01-11
Applicant: 株式会社半导体能源研究所
IPC: H01L29/786 , G09F9/30 , H01L21/336 , H01L27/146 , H05B33/02 , H05B33/10 , H05B33/22 , H10K50/00 , H10K59/00
Abstract: 提供一种包括微细的晶体管的半导体装置。本发明是一种包括半导体层、第一导电层、第二导电层、第三导电层、第一绝缘层以及第二绝缘层的半导体装置。第一绝缘层设置在第一导电层上并包括到达第一导电层的第一开口。第二导电层设置在第一绝缘层上并在与第一开口重叠的区域包括第二开口。半导体层与第一导电层的顶面、第一绝缘层的侧面以及第二导电层的顶面及侧面接触。第二绝缘层设置在半导体层上。第三导电层设置在第二绝缘层上。第一绝缘层具有第三绝缘层及第三绝缘层上的第四绝缘层的叠层结构。第四绝缘层包括其膜密度比第三绝缘层高的区域。
-
公开(公告)号:CN116895660A
公开(公告)日:2023-10-17
申请号:CN202310324678.4
申请日:2023-03-29
Applicant: 株式会社半导体能源研究所
IPC: H01L27/12 , H01L21/77 , H10K59/12 , H10K59/121 , H10K59/131
Abstract: 提供一种集成度高的半导体装置以及半导体装置的制造方法。该半导体装置包括第一及第二晶体管以及第一绝缘层,第一晶体管包括第一半导体层、第二绝缘层以及第一至第三导电层,第二晶体管包括第二半导体层、第三绝缘层以及第四至第六导电层,第一绝缘层具有接触于第一半导体层及第一导电层的区域以及到达第一导电层的开口,第一半导体层接触于第一导电层的顶面、开口的内壁以及第二导电层,第二导电层位于第一绝缘层上,第三导电层设在第一半导体层上且具有隔着第二绝缘层重叠于开口的内壁的区域,第二半导体层接触于第四及第五导电层的彼此相对的侧端部的侧面及顶面,第六导电层隔着第三绝缘层设在第二半导体层上,第一及第二晶体管彼此电连接。
-
公开(公告)号:CN116154003A
公开(公告)日:2023-05-23
申请号:CN202211581242.5
申请日:2016-11-09
Applicant: 株式会社半导体能源研究所
IPC: H01L29/786 , H01L29/04 , H01L29/49 , H01L21/426 , H01L27/12 , H01L21/28 , H01L29/423 , H10K59/12 , H01L21/34 , H10K50/115 , H10K59/40 , G02F1/1368 , G09F9/30
Abstract: 半导体装置、包括该半导体装置的显示装置以及包括该半导体装置的电子设备。在包括氧化物半导体的晶体管中,在抑制电特性变动的同时提高可靠性。提供一种包括晶体管的半导体装置。晶体管包括被用作第一栅电极的第一导电膜、第一栅极绝缘膜、包括沟道区域的第一氧化物半导体膜、第二栅极绝缘膜、被用作第二栅电极的第二氧化物半导体膜及第二导电膜。第二氧化物半导体膜包括其载流子密度比第一氧化物半导体膜高的区域。第二导电膜包括与第一导电膜接触的区域。
-
公开(公告)号:CN107492574B
公开(公告)日:2022-10-14
申请号:CN201710430180.0
申请日:2017-06-09
Applicant: 株式会社半导体能源研究所
IPC: H01L29/786 , H01L27/12
Abstract: 本发明的一个方式的目的是提供一种占有面积小的晶体管。另外,本发明的一个方式的目的是提供一种可靠性良好的晶体管。在具有凸部的绝缘层上设置晶体管。在该凸部上至少设置半导体层的沟道形成区。由此,可以减小该晶体管的占有面积。由于该晶体管具有弯曲的结构,因此从外部入射的光不容易到达半导体层的沟道形成区。由此可以减轻外部光所引起的该晶体管的劣化,而可以提高该晶体管的可靠性。该凸部可以通过利用形成在该绝缘层上的层的内部应力来实现。或者,可以通过在该绝缘层下形成用来使该绝缘层具有凸部的结构体来实现。
-
-
-
-
-
-
-
-
-