-
公开(公告)号：CN113140625A
公开(公告)日：2021-07-20
申请号：CN202110437210.7
申请日：2017-01-26
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/423 , H01L29/78 , H01L21/28 , H01L21/336
Abstract: 一种形成半导体装置的方法，包括接收装置，装置具有基板及环绕栅极沟槽的第一介电层。方法更包括在栅极沟槽中沉积栅极介电层及栅极功函数(work function，WF)层，及在由栅极功函数层环绕的空间中形成硬遮罩(hardmask，HM)层。方法更包括使栅极功函数层凹陷以使得栅极沟槽中的栅极功函数层的顶表面在第一介电层的顶表面下方。在使栅极功函数层凹陷之后，方法更包括移除栅极沟槽中的硬遮罩层。在移除硬遮罩层之后，方法更包括在栅极沟槽中沉积金属层。
-
公开(公告)号：CN112750770A
公开(公告)日：2021-05-04
申请号：CN202011171719.3
申请日：2020-10-28
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8234 , H01L27/088
Abstract: 本公开涉及鳍式场效应晶体管器件及其形成方法。一种形成半导体器件的方法，包括：形成在衬底上方突出的鳍；在鳍的相反侧形成隔离区域；在鳍上方形成虚设栅极；减小虚设栅极的靠近隔离区域的下部的厚度，其中，在减小该厚度之后，虚设栅极的下部的相反侧壁之间的距离随着虚设栅极向隔离区域延伸而减小；在减小该厚度之后，至少沿着虚设栅极的下部的相反侧壁形成栅极填充材料；沿着虚设栅极的侧壁并沿着栅极填充材料的侧壁形成栅极间隔件；以及用金属栅极替换虚设栅极。
-
公开(公告)号：CN112750703A
公开(公告)日：2021-05-04
申请号：CN202011187135.5
申请日：2020-10-30
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/336 , H01L29/423 , H01L29/78 , H01L21/8234 , H01L27/088
Abstract: 本公开涉及鳍式场效应晶体管器件及其形成方法。一种形成半导体器件的方法包括：形成在衬底上方突出的鳍；在鳍的相反侧形成隔离区域；在鳍上方形成虚设栅极电极；去除虚设栅极电极的靠近隔离区域的下部，其中，在去除下部之后，在隔离区域与虚设栅极电极的面向隔离区域的下表面之间存在间隙；用栅极填充材料填充间隙；在填充间隙之后，沿着虚设栅极电极的侧壁并沿着栅极填充材料的侧壁形成栅极间隔件；以及用金属栅极替换虚设栅极电极和栅极填充材料。
-
公开(公告)号：CN109727854B
公开(公告)日：2021-01-22
申请号：CN201810213180.X
申请日：2018-03-15
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/28 , H01L21/336 , H01L29/423 , H01L29/78
Abstract: 鳍式场效晶体管的栅极隔离插塞的形成方法包含形成长形栅极，形成与长形栅极的第一和第二侧壁接触的第一和第二间隙物，使用第一蚀刻步骤和第二蚀刻步骤将长形栅极分离为第一栅极部分和第二栅极部分，以及在第一栅极部分与第二栅极部分之间形成栅极隔离插塞，其中栅极隔离插塞的长度大于第一栅极部分或第二栅极部分的长度。
-
公开(公告)号：CN112151540A
公开(公告)日：2020-12-29
申请号：CN202010440341.6
申请日：2020-05-22
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/088 , H01L21/8234
Abstract: 本公开涉及半导体器件及制造方法。提供了一种半导体器件和方法，由此在衬底的第一区域和第二区域中形成一系列间隔体。第一区域中的一系列间隔体被图案化，而第二区域中的一系列间隔体被保护，以便将第一区域中的间隔体的性质与第二区域中的间隔体的性质分隔开。
-
Patent Agency Ranking
公开(公告)号：CN106898610B
公开(公告)日：2020-08-14
申请号：CN201611051123.3
申请日：2016-11-24
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/088 , H01L21/8234
Abstract: 本发明的实施例提供了一种半导体器件，包括衬底、核心器件和输入/输出(I/O)器件。核心器件设置在衬底上。核心器件包括具有底面和至少一个侧壁的第一栅电极。第一栅电极的底面和第一栅电极的侧壁相交以形成第一内角。I/O器件设置在衬底上。I/O器件包括具有底面和至少一个侧壁的第二栅电极。第二栅电极的底面和第二栅电极的侧壁相交以形成大于第一栅电极的第一内角的第二内角。本发明还提供了另一种半导体器件以及制造半导体器件的方法。
-
公开(公告)号：CN107026147B
公开(公告)日：2020-07-10
申请号：CN201611140528.4
申请日：2016-12-12
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/528 , H01L21/768
Abstract: 本发明的实施例提供了一种半导体结构，包括衬底、至少一个第一栅极结构、至少一个源极漏极结构、至少一个底部导体、以及第一介电层。第一栅极结构存在于衬底上。源极漏极结构存在于衬底上。底部导体电连接至源极漏极结构。底部导体具有上部部分和介于上部部分与源极漏极结构之间的下部部分，并且间隙至少存在于底部导体的上部部分与第一栅极结构之间。第一介电层至少存在于底部导体的下部部分与第一栅极结构之间。本发明的实施例还提供了一种用于制造半导体结构的方法。
-
公开(公告)号：CN106992153B
公开(公告)日：2020-06-30
申请号：CN201610622347.9
申请日：2016-08-02
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8238 , H01L27/092
Abstract: 本发明揭露一种集成电路及其制造方法。集成电路包含基板、至少一n型半导体元件，以及至少一p型半导体元件。n型半导体元件位于基板上。n型半导体元件包含栅极结构，栅极结构具有底表面及至少一侧壁。n型半导体元件的栅极结构的底表面与n型半导体元件的栅极结构的侧壁交会以形成一内角。p型半导体元件位于基板上。p型半导体元件包含栅极结构，栅极结构具有底表面及至少一侧壁。p型半导体元件的栅极结构的底表面与p型半导体元件的栅极结构的侧壁交会以形成一内角，此内角小于n型半导体元件的栅极结构的内角。
-
公开(公告)号：CN107039430B
公开(公告)日：2020-06-19
申请号：CN201611066772.0
申请日：2016-11-28
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/088 , H01L21/8234 , H01L21/768
Abstract: 本发明的实施例提供了半导体结构及其制造方法。半导体结构包括衬底、第一栅极结构、第一间隔件、源漏结构、第一介电层、导体和保护层。第一栅极结构存在于衬底上。第一间隔件存在于第一栅极结构的侧壁上。源漏结构邻近于第一间隔件。第一介电层存在于第一栅极结构上并且其中具有开口，其中，源漏结构通过开口暴露。导体电连接至源漏结构，其中，导体具有位于第一介电层的开口中的上部和位于上部与源漏结构之间的下部。保护层存在于下部与第一间隔件之间以及上部与源漏结构之间。
-
公开(公告)号：CN107689355B
公开(公告)日：2020-06-12
申请号：CN201710402652.1
申请日：2017-06-01
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/482 , H01L21/50 , H01L21/60
Abstract: 一种用于制造半导体器件(例如，鳍式场效应晶体管)的代表性方法包括以下步骤：在衬底上方沉积第一绝缘材料，并且在第一绝缘材料中形成第一导电接触件。第一导电接触件具有突出的最上表面，具有沿着第一导电接触件的中心部分的第一高度和沿着第一导电接触件的侧壁的垂直矢量投影的第二高度。第一高度大于第二高度。在第一绝缘材料上方设置第二绝缘材料，并且在第二绝缘材料中形成第二导电接触件。在第一导电接触件上方设置第二导电接触件并且至少部分地位于第一导电接触件内。第二导电接触件的最下表面和第一导电接触件的突出的最上表面之间的距离小于约1.0nm。本发明实施例涉及半导体器件和方法。
-
-
-
-
-
-
-
-
-
Search Results
263
records
(took 0.053 seconds)
