-
公开(公告)号：CN103236841B
公开(公告)日：2016-06-15
申请号：CN201310129671.3
申请日：2013-04-15
Applicant: 北京大学
Abstract: 本发明涉及一种基于周期比较的开关式鉴频鉴相器以及采用该鉴频鉴相器的数字锁相环。该鉴频鉴相器包括：分频模块，用于对反馈信号进行二分频，产生二分频信号（divby2信号）；鉴频鉴相模块，用于在参考信号的上升沿和下降沿分别对所述二分频信号进行采样，并对由下降沿采样的数据进行频率比较和对由上升沿采样的数据进行相位比较，得到相位差和频率差。该数字锁相环包括上述鉴频鉴相器以及数字滤波器、数控振荡器和分频器。本发明的鉴频鉴相器不需要辅助电路就可以辨别相位和频率的差别，降低了环路的复杂度和功耗，加快了环路的锁定时间；整个电路采用数字实现，具有很好的可移植性，并使环路具有更好的噪声表现。
-
公开(公告)号：CN105071786A
公开(公告)日：2015-11-18
申请号：CN201510460010.8
申请日：2015-07-30
Applicant: 北京大学
IPC: H03K3/012
Abstract: 本发明涉及一种采用半周期预充电补偿技术的电阻电容型弛豫振荡器，利用计时电容器在每个周期中空闲的半个周期进行预充电以补偿比较器和锁存器产生的延迟时间td，包括一个参考电压产生电路、两个计时电容器充放电电路、两个参考电压切换电路、两个比较器、一个SR锁存器、一个充放电控制逻辑产生电路和两个输出缓冲器；在振荡器控制信号上升沿到来之后的第一个振荡周期，振荡频率为1/(2RC+td)，从第二个周期开始，振荡频率为消除了延迟时间td后的频率1/(2RC)。本发明可以从根本上消除比较器和SR锁存器产生的延迟时间td在振荡器周期中引入的误差，提高了振荡器的频率精度。
-
公开(公告)号：CN104880706A
公开(公告)日：2015-09-02
申请号：CN201410218525.2
申请日：2014-05-22
Applicant: 北京大学
Abstract: 本发明涉及一种基于片上定向耦合器的调频连续波雷达，包括锁相环、压控振荡器、功率放大器、低噪声放大器、混频器、中频放大器、数字处理模块和天线，所述锁相环的输出端与所述压控振荡器的输入端相连，所述压控振荡器的输出端分别与所述功率放大器的输入端、所述混频器的输入端相连，所述低噪音放大器的输出端与所述混频器的输入端相连，所述混频器的输出端与所述中频放大器的输入端相连，所述中频放大器的输出端与所述数字处理模块的输入端相连，还包括定向耦合器，所述定向耦合器分别与所述功率放大器、所述低噪音放大器及所述天线相连。本发明的雷达结构，具备兼容性高，成本低，可集成度高，适合芯片等特点。
-
公开(公告)号：CN104880705A
公开(公告)日：2015-09-02
申请号：CN201410167159.2
申请日：2014-04-24
Applicant: 北京大学
Abstract: 本发明涉及一种基于数控振荡器的调频连续波雷达，属于集成电路技术领域。该调制频率连续波雷达包括低噪音放大器、混频器、中频放大器、滤波器、信号处理器、功率放大器，还包括锁相环，锁相环包括数字控制模块、数控振荡器、鉴相器、低通滤波器。本发明利用由数控振荡器等组成的锁相环开环结构作为雷达系统信号源，有效提高了信号源频率扫描的速度，可以使频率改变时间间隔达到纳秒量级，提高了系统性能，具有信号源频率变化快，通用性强，结构简单利于实现，单元面积小，可集成密度高，适合芯片SOC等特点。
-
公开(公告)号：CN104793672A
公开(公告)日：2015-07-22
申请号：CN201410020307.8
申请日：2014-01-16
Applicant: 北京大学
IPC: G05F1/56
Abstract: 本发明公开一种高电源抑制比的低压差线性稳压器，其误差放大器的两个输入端为参考电压和反馈电压，误差放大器的输出端接输出管；输出管的漏端为串联的用于提供反馈电压的负载电阻，所述输出管的源端级联NMOS管和Vt偏置追踪电路，所述Vt偏置追踪电路包括串联电阻和连接所述串联电阻的三极管，所述NMOS管连接于输出管的源端和电源电压输入端之间，所述NMOS管的输入端连接所述Vt偏置追踪电路的三极管。本发明具有兼容性好，成本小，面积小，效率高，噪声低，稳定性好，电源抑制比高，适于工作在空负载和全负载下的特点。
-
Patent Agency Ranking
公开(公告)号：CN104282331A
公开(公告)日：2015-01-14
申请号：CN201310291109.0
申请日：2013-07-11
Applicant: 北京大学
IPC: G11C11/413
CPC classification number: G11C11/419
Abstract: 本发明公开了一种自适应抗软错误存储单元及存储电路。存储单元包括一由两个反相器构成的交叉耦合结构，两反相器的漏端分别与一可变电容C1、C2连接，C1、C2的控制端与一参考电压产生模块的参考电压输出端连接；两反相器的漏端分别与一选通管的漏端连接，两选通管的栅极分别与字线WL连接，一选通管的源端与位线BL连接，另一选通管的源端与位线NBL连接；参考电压产生模块输出的参考电压VB与存储单元的工作电压VDD正相关。存储电路包括多个自适应抗软错误存储单元。本发明具有面积小、适用性强、灵活度高等特定，适于工作在高速高压的状态下，也可以工作在低速低压的状态下的特点。
-
公开(公告)号：CN102104362B
公开(公告)日：2013-03-06
申请号：CN201110049324.0
申请日：2011-03-01
Applicant: 北京大学
Abstract: 本发明公开了一种毫米波倍频器及级联倍频器，属于射频/毫米波集成电路技术领域。本发明的倍频器包括：伪差分房大器、LC并联谐振腔、LC串联谐振腔；所述LC并联谐振腔连接在所述伪差分放大器的输出端与电源VDD之间，所述LC串联谐振腔连接在所述伪差分放大器的输出端与地线之间，所述伪差分放大器的两输入端分别与输入基频信号f0的正端、负端连接；其中，LC并联谐振腔的谐振频率为2f0，LC串联谐振腔的谐振频率为4f0。本发明的级联倍频器包括多个上述倍频器，多个所述倍频器依次通过单转双的无源变压器相连。本发明具有功耗低、倍频输出信号频谱纯、谐波抑制好，输出信号强、频率高，易于在硅基工艺上单芯片集成的特点。
-
公开(公告)号：CN102801667A
公开(公告)日：2012-11-28
申请号：CN201110138597.2
申请日：2011-05-26
Applicant: 北京大学
IPC: H04L25/03
CPC classification number: Y02D50/10
Abstract: 本发明公开了一种用于高速串行接口中的电流积分型判决反馈均衡器，属于集成电路领域。本发明包括两支路，每一支路均为：信号输入端依次经一模拟加权器、一CML D触发器、一CML到CMOS电平转换电路与一TSPC D触发器连接；一加权判决选择模块的输入端分别与两支路的输出端、两支路中CML到CMOS电平转换电路的输出端连接，其输出端分别与两支路的模拟加权器的反馈控制端连接；一输入时钟缓冲器模块的输出端分别与两支路中的CML D触发器的时钟控制输入端、TSPC D触发器的时钟控制输入端连接；所述输入时钟缓冲器模块时钟信号为反相的半速差分时钟信号。本发明具有误码率低、结构简单、功耗小等优点。
-
公开(公告)号：CN102437162A
公开(公告)日：2012-05-02
申请号：CN201110397938.8
申请日：2011-12-02
Applicant: 北京大学
IPC: H01L27/115 , H01L23/522
CPC classification number: H01L2924/0002 , H01L2924/00
Abstract: 本发明公开了一种基于标准单栅CMOS工艺的EEPROM，属于集成电路领域。本发明包括一MOS管，所述MOS管上部覆盖有N层金属层，第N层金属层上设有一电容结构，第N层金属层覆盖所述电容结构的底部；第N层金属层包括电隔离的a区和b区，b区位于a区外围，a区与所述MOS管栅极部位对应，a区电连接到所述MOS管的栅极且与所述电容结构底部电连接，b区电连接到所述电容结构的顶部，所述电容结构的顶部引出作为EEPROM控制栅，所述MOS管的栅极作为EEPROM的浮栅，MOS管的源极、漏极和衬底分别引出作为EEPROM的源极、漏极和衬底。本发明单元面积很小，有利于实现高集成密度的应用。
-
公开(公告)号：CN102403971A
公开(公告)日：2012-04-04
申请号：CN201010286327.1
申请日：2010-09-17
Applicant: 北京大学
IPC: H03G3/20
Abstract: 本发明公开了一种增益自动控制解调电路，属于射频集成电路领域。本发明的电路包括可变增益放大器、解调环路、缓冲器、电荷泵；其中，所述可变增益放大器的输出端与所述解调环路的输入端连接、所述解调环路的输出端与所述缓冲器的输入端连接、所述缓冲器的输出端与所述电荷泵的输入端连接、所述可变增益放大器的控制端与所述电荷泵的输出端连接。与现有技术相比，本发明具有结构简单、功耗低、易于实现和对输入信号的功率自调节范围大的优点。
-
-
-
-
-
-
-
-
-
Search Results
140
records
(took 0.028 seconds)
