-
公开(公告)号：CN104282331B
公开(公告)日：2017-08-25
申请号：CN201310291109.0
申请日：2013-07-11
Applicant: 北京大学
IPC: G11C11/413
Abstract: 本发明公开了一种自适应抗软错误存储单元及存储电路。存储单元包括一由两个反相器构成的交叉耦合结构，两反相器的漏端分别与一可变电容C1、C2连接，C1、C2的控制端与一参考电压产生模块的参考电压输出端连接；两反相器的漏端分别与一选通管的漏端连接，两选通管的栅极分别与字线WL连接，一选通管的源端与位线BL连接，另一选通管的源端与位线NBL连接；参考电压产生模块输出的参考电压VB与存储单元的工作电压VDD正相关。存储电路包括多个自适应抗软错误存储单元。本发明具有面积小、适用性强、灵活度高等特定，适于工作在高速高压的状态下，也可以工作在低速低压的状态下的特点。
-
公开(公告)号：CN104793672B
公开(公告)日：2016-11-23
申请号：CN201410020307.8
申请日：2014-01-16
Applicant: 北京大学
IPC: G05F1/56
Abstract: 本发明公开一种高电源抑制比的低压差线性稳压器，其误差放大器的两个输入端为参考电压和反馈电压，误差放大器的输出端接输出管；输出管的漏端为串联的用于提供反馈电压的负载电阻，所述输出管的源端级联NMOS管和Vt偏置追踪电路，所述Vt偏置追踪电路包括串联电阻和连接所述串联电阻的三极管，所述NMOS管连接于输出管的源端和电源电压输入端之间，所述NMOS管的输入端连接所述Vt偏置追踪电路的三极管。本发明具有兼容性好，成本小，面积小，效率高，噪声低，稳定性好，电源抑制比高，适于工作在空负载和全负载下的特点。
-
公开(公告)号：CN104793672A
公开(公告)日：2015-07-22
申请号：CN201410020307.8
申请日：2014-01-16
Applicant: 北京大学
IPC: G05F1/56
Abstract: 本发明公开一种高电源抑制比的低压差线性稳压器，其误差放大器的两个输入端为参考电压和反馈电压，误差放大器的输出端接输出管；输出管的漏端为串联的用于提供反馈电压的负载电阻，所述输出管的源端级联NMOS管和Vt偏置追踪电路，所述Vt偏置追踪电路包括串联电阻和连接所述串联电阻的三极管，所述NMOS管连接于输出管的源端和电源电压输入端之间，所述NMOS管的输入端连接所述Vt偏置追踪电路的三极管。本发明具有兼容性好，成本小，面积小，效率高，噪声低，稳定性好，电源抑制比高，适于工作在空负载和全负载下的特点。
-
公开(公告)号：CN104282331A
公开(公告)日：2015-01-14
申请号：CN201310291109.0
申请日：2013-07-11
Applicant: 北京大学
IPC: G11C11/413
CPC classification number: G11C11/419
Abstract: 本发明公开了一种自适应抗软错误存储单元及存储电路。存储单元包括一由两个反相器构成的交叉耦合结构，两反相器的漏端分别与一可变电容C1、C2连接，C1、C2的控制端与一参考电压产生模块的参考电压输出端连接；两反相器的漏端分别与一选通管的漏端连接，两选通管的栅极分别与字线WL连接，一选通管的源端与位线BL连接，另一选通管的源端与位线NBL连接；参考电压产生模块输出的参考电压VB与存储单元的工作电压VDD正相关。存储电路包括多个自适应抗软错误存储单元。本发明具有面积小、适用性强、灵活度高等特定，适于工作在高速高压的状态下，也可以工作在低速低压的状态下的特点。
-
-
-
Search Results
4
records
(took 0.028 seconds)
