公开(公告)号：CN103247536A

公开(公告)日：2013-08-14

申请号：CN201310010890.X

申请日：2013-01-11

Applicant: 住友电气工业株式会社

Inventor： 林秀树 ,  增田健良

IPC: H01L21/336 ,  H01L21/28

CPC classification number: H01L29/66068 ,  H01L21/02378 ,  H01L21/0445 ,  H01L21/0465 ,  H01L21/047 ,  H01L21/048 ,  H01L29/045 ,  H01L29/0634 ,  H01L29/1608 ,  H01L29/4236 ,  H01L29/4238 ,  H01L29/66477 ,  H01L29/7802 ,  H01L29/7813

Abstract: 一种制造碳化硅半导体器件的方法。制备构成碳化硅层（10）的第一表面（F1）并且具有第一导电类型的第一层（5）。在与第一层（5）的第一表面（F1）相反的面上，形成内部沟槽（IT）。注入杂质，使得在内部沟槽（IT）的侧壁（SD）上，第一层（5）的导电类型反转，通过注入杂质，由第一层（5）形成位于内部沟槽（IT）的侧壁（SD）上并且具有第二导电类型的注入区（14）和第一导电类型的非注入区（11a）。形成第一导电类型的第二层（11b），填充内部沟槽（IT），并且与非注入区（11a）一起构成第一区（11）。

公开(公告)号：CN102770961A

公开(公告)日：2012-11-07

申请号：CN201180010776.6

申请日：2011-12-07

Applicant: 住友电气工业株式会社

Inventor： 日吉透 ,  增田健良

IPC: H01L29/78 ,  H01L21/28 ,  H01L21/316 ,  H01L21/3205 ,  H01L21/336 ,  H01L29/12 ,  H01L29/739

CPC classification number: H01L29/7802 ,  H01L21/0475 ,  H01L29/1608 ,  H01L29/66068

Abstract: 一种制造MOSFET（100）的方法，该包括以下步骤：制备碳化硅衬底（1），在该碳化硅衬底（1）上形成有源层（7），在该有源层（7）上形成栅极氧化物膜（91），在该栅极氧化物膜（91）上形成栅电极（93），在该有源层（7）上形成源极接触电极（92）以及在该源极接触电极（92）上形成源极互连（95）。形成该源极互连（95）的步骤包括以下步骤：在该源极接触电极（92）上形成导体膜以及通过利用反应离子蚀刻蚀刻该导体膜，来处理该导体膜。然后，制造MOSFET 100的方法进一步包括以下步骤：在处理该导体膜的步骤之后，执行将所述衬底（1）加热至不低于50℃的温度的退火。

公开(公告)号：CN102449733A

公开(公告)日：2012-05-09

申请号：CN201080023785.4

申请日：2010-09-29

Applicant: 住友电气工业株式会社

Inventor： 西口太郎 ,  佐佐木信 ,  原田真 ,  藤原伸介 ,  并川靖生 ,  增田健良

IPC: H01L21/02 ,  H01L21/28 ,  H01L21/336 ,  H01L29/12 ,  H01L29/78

CPC classification number: H01L29/7802 ,  H01L21/02378 ,  H01L21/02433 ,  H01L21/02529 ,  H01L21/0475 ,  H01L21/187 ,  H01L29/045 ,  H01L29/1608 ,  H01L29/66068

Abstract: 公开了一种碳化硅衬底制造方法，所述方法提供有以下步骤：准备包括碳化硅的基底衬底(10)和包括单晶碳化硅的SiC衬底(20)；以及在所述基底衬底(10)和所述SiC衬底(20)之间形成作为导体的、包括碳的中间层(80)。由此将所述基底衬底(10)和所述SiC衬底(20)彼此接合。

公开(公告)号：CN102422424A

公开(公告)日：2012-04-18

申请号：CN201080020502.0

申请日：2010-04-27

Applicant: 住友电气工业株式会社

Inventor： 和田圭司 ,  原田真 ,  增田健良 ,  穗永美纱子 ,  佐佐木信 ,  西口太郎 ,  并川靖生 ,  藤原伸介

IPC: H01L29/12 ,  H01L21/02 ,  H01L21/20 ,  H01L21/336 ,  H01L29/78

CPC classification number: H01L29/7802 ,  C30B23/00 ,  C30B29/36 ,  C30B33/06 ,  H01L21/02378 ,  H01L21/02529 ,  H01L21/2007 ,  H01L29/045 ,  H01L29/0878 ,  H01L29/1608 ,  H01L29/66068 ,  H01L29/7395

Abstract: 一种MOSFET(100)，其是半导体器件并使能减少导通电阻同时抑制由于在器件制造工艺中的热处理而导致产生层错，包括：碳化硅衬底(1)；有源层(7)，其由单晶碳化硅制成并且布置在碳化硅衬底(1)的一个主表面上；源极接触电极(92)，其布置在有源层(7)上；以及漏电极(96)，其形成在碳化硅衬底(1)的另一主表面上。碳化硅衬底(1)包括：基底层(10)，其由碳化硅制成；以及SiC层(20)，其由单晶碳化硅制成并且布置在基底层(10)上。此外，基底层(10)具有大于2×1019cm-3的杂质浓度，并且SiC层(20)具有大于5×1018cm-3并且小于2×1019cm-3的杂质浓度。

公开(公告)号：CN101652833B

公开(公告)日：2011-11-23

申请号：CN200880011389.2

申请日：2008-03-10

Applicant: 住友电气工业株式会社

Inventor： 增田健良

IPC: H01L21/20 ,  H01L21/336 ,  H01L29/78

CPC classification number: H01L21/02433 ,  C30B29/36 ,  C30B33/02 ,  H01L21/02378 ,  H01L21/02447 ,  H01L21/02529 ,  H01L21/02532 ,  H01L21/02609 ,  H01L21/046 ,  H01L21/0475 ,  H01L21/3247 ,  H01L21/8213 ,  H01L29/0657 ,  H01L29/1037 ,  H01L29/1608 ,  H01L29/66068

Abstract: 公开了一种用于制造半导体器件的方法，其包括下述步骤：形成SiC膜；在SiC膜的表面形成沟槽(20)；通过向SiC膜表面提供Si，对SiC膜进行热处理；以及在通过所述热处理步骤的SiC膜的表面，获得多个宏台阶(1)以构造沟道。当设沟槽(20)一个周期长度作为L和沟槽(20)的高度作为h时，周期的长度L和高度h满足以下关系式：L＝h(cotα+cotβ)(其中，α和β分别是满足关系式0.5°≤α，β≤45°的变量)。该方法能够获得改善性能的半导体器件。

公开(公告)号：CN102224594A

公开(公告)日：2011-10-19

申请号：CN200980146557.3

申请日：2009-02-03

Applicant: 住友电气工业株式会社

Inventor： 原田真 ,  增田健良 ,  和田圭司 ,  津守将斗

IPC: H01L29/78 ,  H01L21/316 ,  H01L21/336 ,  H01L29/12

CPC classification number: H01L29/1608 ,  H01L21/02378 ,  H01L21/02433 ,  H01L21/02447 ,  H01L21/02529 ,  H01L21/3003 ,  H01L21/324 ,  H01L29/045 ,  H01L29/0878 ,  H01L29/36 ,  H01L29/6606 ,  H01L29/66068 ,  H01L29/7802 ,  H01L29/94

Abstract: 本发明提供了一种具有诸如沟道迁移率的优良电特性的碳化硅半导体器件及其制造方法。一种半导体器件(1)包括：衬底(2)，衬底(2)由碳化硅制成并且其相对于{0001}的表面取向的偏离角大于或等50°且小于或等于65°；p型层(4)，所述p型层(4)用作半导体层；和氧化物膜(8)，所述氧化物膜(8)用作绝缘膜。p型层(4)形成在衬底(2)上并且由碳化硅制成。氧化物膜(8)被形成为接触p型层(4)的表面。在所述半导体层和所述绝缘膜之间的界面(沟道区和氧化物膜(8)之间的界面)的10nm内的区域中的氮原子浓度的最大值大于或等于1×1021cm-3。

公开(公告)号：CN102150271A

公开(公告)日：2011-08-10

申请号：CN201080002563.4

申请日：2010-03-23

Applicant: 住友电气工业株式会社

Inventor： 和田圭司 ,  原田真 ,  增田健良 ,  穗永美纱子

IPC: H01L29/12 ,  H01L21/318 ,  H01L21/336 ,  H01L29/78

CPC classification number: H01L29/7802 ,  H01L29/045 ,  H01L29/0878 ,  H01L29/1095 ,  H01L29/1608 ,  H01L29/6606 ,  H01L29/66068 ,  H01L29/78 ,  H01L29/94

Abstract: 一种MOSFET 1，包括：碳化硅(SiC)衬底(2)，所述碳化硅(SiC)衬底(2)的主表面相对于{0001}面具有不小于50°且不大于65°的偏离角；半导体层(21)，所述半导体层(21)形成在SiC衬底(2)的主表面上；和绝缘膜(26)，所述绝缘膜(26)形成为与半导体层(21)的表面接触。该MOSFET 1具有不大于0.4V/Decade的亚阈值斜率。

公开(公告)号：CN102150270A

公开(公告)日：2011-08-10

申请号：CN201080002562.X

申请日：2010-03-23

Applicant: 住友电气工业株式会社

Inventor： 和田圭司 ,  原田真 ,  增田健良 ,  穗永美纱子

IPC: H01L29/12 ,  H01L21/336 ,  H01L29/78

CPC classification number: H01L29/045 ,  H01L29/1608 ,  H01L29/66068 ,  H01L29/78

Abstract: 本发明提供了一种MOSFET 1。所述MOSFET 1包括：碳化硅(SiC)衬底(2)，所述碳化硅衬底(2)的主表面相对于{0001}面具有不小于50°且不大于65°的偏离角；半导体层(21)，所述半导体层(21)形成在所述SiC衬底(2)的所述主表面上；以及绝缘膜(26)，所述绝缘膜(26)形成为与所述半导体层(21)的表面接触。当绝缘膜(26)具有的厚度不小于30nm且不大于46nm时，其阈值电压不大于2.3V。当绝缘膜(26)具有的厚度大于46nm且不大于100nm时，其阈值电压大于2.3V且不大于4.9V。

公开(公告)号：CN101647093A

公开(公告)日：2010-02-10

申请号：CN200880004747.7

申请日：2008-08-21

Applicant: 住友电气工业株式会社

Inventor： 藤川一洋 ,  原田真 ,  并川靖生 ,  增田健良

IPC: H01L21/265 ,  H01L21/336 ,  H01L29/12 ,  H01L29/78

CPC classification number: H01L29/7802 ,  H01L21/046 ,  H01L21/67109 ,  H01L29/45 ,  H01L29/66068 ,  Y10T117/1068 ,  Y10T117/1088

Abstract: 本发明提供一种制造半导体装置的方法和因表面粗糙所引起的特性退化受到抑制的半导体装置，所述制造半导体装置的方法通过在热处理步骤中充分抑制晶片的表面粗糙而能够抑制因晶片表面粗糙所引起的特性退化。制造作为半导体装置的MOSFET的方法包括包括准备由碳化硅制成的晶片(3)的步骤和活化退火步骤，所述活化退火步骤通过加热所述晶片(3)来实施活化退火。在所述活化退火步骤中，在含产生自SiC片(61)的碳化硅蒸气的气氛中加热所述晶片(3)，所述SiC片(61)为不同于所述晶片(3)的发生源。

公开(公告)号：CN118872069A

公开(公告)日：2024-10-29

申请号：CN202280094397.8

申请日：2022-12-19

Applicant: 住友电气工业株式会社

Inventor： 增田健良 ,  斋藤雄

IPC: H01L29/78 ,  H01L29/12 ,  H01L29/861 ,  H01L29/868

Abstract: 一种半导体芯片（1），具备沿第一方向（Y）排列配置的多个晶体管单元（100），所述晶体管单元沿与所述第一方向正交的第二方向（X）延伸，并具有第一导电型的第一半导体区域（17），所述第一半导体区域配置成使得在该第一半导体区域与相邻的所述晶体管单元的所述第一半导体区域之间产生的互感为负值。