CMOS基准源电路
    51.
    实用新型

    公开(公告)号:CN201000586Y

    公开(公告)日:2008-01-02

    申请号:CN200620170897.3

    申请日:2006-12-28

    Applicant: 东南大学

    Abstract: 本实用新型公开了一种低温度系数的、适于在CMOS工艺上实现的CMOS基准源电路,包括启动电路,主偏置电流产生电路,基准电压产生电路及基准电流产生电路;启动电路,主偏置电流产生电路,基准电压产生电路及基准电流产生电路的直流电输入端分别连接直流电源Vdd,主偏置电流产生电路的输入端连接启动电路的输出端,主偏置电流产生电路的第一输出端、第二输出端分别对应连接基准电压产生电路的第一输入端和第二输入端,基准电压产生电路的输出端连接基准电流产生电路的第一输入端,基准电压输出端输出基准电压并与基准电流产生电路的第二输入端连接,基准电流产生电路的输出端输出基准电流。

    厚栅高压P型金属氧化物半导体管

    公开(公告)号:CN200997402Y

    公开(公告)日:2007-12-26

    申请号:CN200620165095.3

    申请日:2006-12-15

    Applicant: 东南大学

    Abstract: 本实用新型公开一种兼容性好且能够降低工艺成本的厚栅高压P型金属氧化物半导体管;包括:P型衬底,在P型衬底上设有N型埋层,在N型埋层上设有N型外延层,在N型外延层上设有N型阱和P型漂移区,在N型阱上设有P型源和N型接触孔,在P型漂移区内设有P型漏,在P型源、N型接触孔、N型阱、N型埋层、P型漂移区及P型漏的上方设有氧化层,在P型源及N型接触孔上连接有金属引线,在P型漏上连接有金属引线,在N型阱、P型漂移区、N型外延层与氧化层之间设有场氧化层,该场氧化层自P型源延续至P型漏,在氧化层内设有多晶硅栅且该多晶硅栅位于场氧化层的上方,在多晶硅栅上连接有金属引线。

    输出电压可调式CMOS基准电压源

    公开(公告)号:CN200997087Y

    公开(公告)日:2007-12-26

    申请号:CN200620170899.2

    申请日:2006-12-28

    Applicant: 东南大学

    Abstract: 本实用新型提供了一种便于在标准CMOS工艺上实现的输出电压可调式CMOS基准电压源。包括启动电路,正温度系数电流产生电路,负温度系数电流产生电路及基准电压产生电路;启动电路的输出端接正温度系数电流产生电路的输入端,正温度系数电流产生电路的第一输出端分别与负温度系数电流产生电路的第一输入端和基准电压产生电路的第三输入端连接,正温度系数电流产生电路的第二输出端分别与负温度系数电流产生电路的第二输入端和基准电压产生电路的第四输入端连接,负温度系数电流产生电路的第一输出端、第二输出端分别对应连接基准电压产生电路的第一输入端和第二输入端,基准电压产生电路具有基准电压输出端,输出基准电压。

    CMOS基准电压源
    54.
    实用新型

    公开(公告)号:CN200997086Y

    公开(公告)日:2007-12-26

    申请号:CN200620170898.8

    申请日:2006-12-28

    Applicant: 东南大学

    Abstract: 本实用新型公开了一种低温度系数的、适于在CMOS工艺上实现的CMOS基准电压源。包括启动电路,主偏置电流产生电路,基准电压产生电路;启动电路,主偏置电流产生电路,基准电压产生电路的直流电输入端分别连接直流电源Vdd,主偏置电流产生电路的输入端连接启动电路的输出端,主偏置电流产生电路的第一输出端、第二输出端分别对应连接基准电压产生电路的第一输入端和第二输入端,基准电压产生电路的基准电压输出端输出基准电压。本实用新型电路中不包含三极管,只包含NMOS管、PMOS管、电阻、电容四种器件,因此,具有结构简单的优点,在CMOS工艺线上实现方便、有效、兼容性好,不存在放大器失调的问题。

    N型超结横向双扩散半导体金属氧化物晶体管

    公开(公告)号:CN201570501U

    公开(公告)日:2010-09-01

    申请号:CN200920283463.8

    申请日:2009-12-18

    Applicant: 东南大学

    Abstract: 一种N型超结横向双扩散半导体金属氧化物晶体管,包括:P型衬底,在P型衬底上设有超结结构及P型体区,超结结构由连接源漏区方向相间分布的N型区和P型区构成,在P型体区上方设有N型源区、P型体接触区及栅氧化层,在超结结构的上方设有N型漏区,在超结结构上方,且位于N型漏区以外的区域设有第一型场氧化层,在栅氧化层上方设有多晶硅栅,在N型源区、P型体接触区、N型漏区、多晶硅栅和第一型场氧化层上方设有第二型场氧化层,N型源区、N型漏区、P型体接触区及多晶硅栅均接有穿通第二型场氧化层的金属引线,其特征在于在P型衬底内设有N型缓冲区,N型缓冲区位于超结结构中P型区的下方,且与超结结构中P型区底部相接。

    一种基准电压源电路
    56.
    实用新型

    公开(公告)号:CN201097247Y

    公开(公告)日:2008-08-06

    申请号:CN200720043380.2

    申请日:2007-10-30

    Applicant: 东南大学

    Abstract: 本实用新型公开了对电源电压变化的敏感程度很小的高稳定性的一种基准电压源电路,包括电压源电路,电源预调整电路,电源预调整电路的电压输入端接电源Vdd,其预调整电源端连接电压源电路的输入供电源端,电压源电路的基准电压输出端连接电源预调整电路的电压反馈端,且输出基准输出电压Vref。本实用新型的带有电源预调整电路的基准电压源电路工作时,不同电源电压输入条件下输出电压非常稳定,对电源电压变化的敏感程度很小;且能够在获得低温度系数基准电压源的同时,减小了基准电压源输出电压对电源电压变化的敏感程度,同时增强了电路的抗电源抖动能力;且其电路结构简单,适应性广,成本低。

    高压功率集成电路用少子环隔离结构

    公开(公告)号:CN201017885Y

    公开(公告)日:2008-02-06

    申请号:CN200620165093.4

    申请日:2006-12-15

    Applicant: 东南大学

    Abstract: 本实用新型公开了一种适用于外延工艺功率集成电路高压器件与低压器件之间的隔离的高压功率集成电路隔离结构,包括:P型衬底,在P型衬底上设有两块场氧化层,在P型衬底上设有重掺杂N阱且该重掺杂N阱位于两块场氧化层之间,在重掺杂N阱与P型衬底之间设有深N型阱且该深N型阱延伸至两块场氧化层的下方,上述重掺杂N阱与零电位相连接。本实用新型能够有效防止外延高压功率集成电路中寄生可控硅结构触发,且本实用新型中深N型阱是高压结构中用到的深阱,对衬底注入载流子的吸附效果要比普通低压N型阱结构好。

    高压功率集成电路隔离结构

    公开(公告)号:CN200993963Y

    公开(公告)日:2007-12-19

    申请号:CN200620165096.8

    申请日:2006-12-15

    Applicant: 东南大学

    Abstract: 本实用新型公开了一种适用于体硅工艺功率集成电路高压器件与低压器件之间隔离的高压功率集成电路隔离结构,包括:P型衬底,在P型衬底设有N型外延,在N型外延上设有2块场氧化层,在N型外延上设有重掺杂N型区且该重掺杂N型区位于2块场氧化层之间,在N型外延内设有2个P型隔离阱,该2个P型隔离阱分别位于2块场氧化层的下方,并且该2个P型隔离阱将N型外延分隔成3块,上述重掺杂N型区位于2个P型隔离阱之间,在2个P型隔离阱的上端分别设有重掺杂P型区,上述重掺杂N型区及重掺杂P型区与零电位相连接。本实用新型能够有效防止体硅高压功率集成电路中寄生可控硅结构触发。

Patent Agency Ranking