一种用于对调试消息进行掩码的方法和装置

    公开(公告)号:CN100568187C

    公开(公告)日:2009-12-09

    申请号:CN200580013700.3

    申请日:2005-04-06

    CPC classification number: G06F11/3636 G06F11/3648

    Abstract: 在现在的实时调试系统中,调试消息经由受限带宽端口(18)而从集成电路(10)传送到外部开发系统(25)。当一部分集成电路(10)变得愈加密集地与多总线主控器(11,12)和/或能够产生消息的多条总线(16)组装在一起之时,受限带宽端口(18)将越来越难于充分地支持要从集成电路(10)传送到外部开发系统(25)的大量调试消息。多个掩码(70、80、90、100、110、120、130、140、150)和掩码电路(36)用于有选择地对调试消息(40、50)的部分(41-45,51-55)进行掩码以便显著地提高带宽。

    DMA设备的实时调试支持及其方法

    公开(公告)号:CN1906589A

    公开(公告)日:2007-01-31

    申请号:CN200480040726.2

    申请日:2004-12-21

    CPC classification number: G06F11/349 G06F11/3485 G06F11/3636

    Abstract: 一种数据处理系统(10),具有调试模块(26),该调试模块选择性地生成专用于系统中直接存储器访问(DMA)控制器设备(16)的一个或多个调试消息。提供启动哪个DMA调试消息的控制寄存器(70)。提供DMA传输活动的起始和终止,包括次循环迭代何时开始和完成。在调试消息中还可包括延迟信息,该延迟信息表示每一DMA传输的通道请求和实际的请求发起间的系统延迟。调试消息之一在控制寄存器(80)的控制之下提供预定DMA通道的周期性状态。至少一个调试消息实现观察点功能,例如指示传输何时开始或终止。调试模块可集中于系统中或者分布于每一预定系统单元中。

    具有多寄存器环境的数据处理系统及其方法

    公开(公告)号:CN1856770A

    公开(公告)日:2006-11-01

    申请号:CN03812624.9

    申请日:2003-05-07

    CPC classification number: G06F9/30123 G06F9/30134

    Abstract: 本发明公开一种数据处理系统(10),具有多寄存器环境(34、35、36)。本发明的一个实施例使用用于多寄存器环境的每个环境的用户可编程环境控制寄存器(140)来允许将部分替换寄存器环境映射成当前的寄存器环境。环境控制寄存器也可用于提供公共堆栈指针在多寄存器环境中的共享。因此,当操作在当前的寄存器环境中时,环境控制寄存器可用于访问部分替换寄存器环境,而不是访问当前寄存器环境的相应部分。

    具有外围设备访问保护的数据处理系统及其方法

    公开(公告)号:CN1759557A

    公开(公告)日:2006-04-12

    申请号:CN200480006259.1

    申请日:2004-02-04

    CPC classification number: G06F21/85 G06F2221/2113 G06F2221/2141

    Abstract: 本申请公开一种数据处理系统(10,100)内的灵活的外围设备访问保护机制,能够实现更安全的操作环境。在一个实施例中,数据处理系统(10)内的每个主设备(14,15)包括用于特定总线访问类型(如读写访问)的相应的特权等级修改符(70,74)和相应的信赖属性(71,72,75,76)。同样地,在一个实施例中,数据处理系统内的每个外围设备(22,24)包括相应的信赖属性(80,84)、写保护指示符(81,85)和特权保护指示符(82,86)。因此,在一个实施例中,当总线主设备具有外围设备所要求的适当的特权等级和适当的信赖等级(且如果总线访问是写保护,外围设备不是写保护)时,允许总线主设备对外围设备进行总线访问。同样,通过使用特权等级修改符,可将总线主设备强制设置在用于特定总线访问的特定的特权等级。

    用于调试的地址转换跟踪消息生成

    公开(公告)号:CN102395949B

    公开(公告)日:2015-06-17

    申请号:CN201080016420.9

    申请日:2010-04-15

    CPC classification number: G06F12/10 G06F11/3636 G06F11/3648

    Abstract: 数据处理系统(10)和方法通过允许外部调试工具(36)具有实时跟踪功能性来生成调试消息。数据处理器执行多个数据处理指令并且使用存储器(30)用于信息存储。调试模块(26)生成包括地址转换跟踪消息的调试消息。存储器管理单元(16)具有用于实现地址转换的地址转换逻辑,以在虚拟和物理形式之间转换地址。调试模块包括耦合到存储器管理单元的消息生成模块(64),所述消息生成模块(64)用于在一个或多个地址转换映射被修改时接收通知。消息生成模块响应于检测到发生了地址转换映射的修改而生成地址转换跟踪消息并且将地址转换跟踪消息提供到调试模块外部。

    多处理器数据处理系统和多处理器数据处理方法

    公开(公告)号:CN102365624B

    公开(公告)日:2013-10-16

    申请号:CN201080015511.0

    申请日:2010-03-23

    CPC classification number: G06F11/1679 G06F11/1629 G06F11/1695 G06F11/3632

    Abstract: 一种系统包括第一处理器(12)、第二处理器(14)、被耦合到第一处理器的第一时钟(54)、以及被耦合到第一处理器和第二处理器的第三时钟(56)。第一处理器包括被耦合以接收第三时钟的调试电路(58)、被耦合以接收第一时钟的同步电路(48、43),其中,同步电路接收用于进入调试模式的第一请求,并提供第一同步调试进入请求信号(51或25),并且其中,所述第一同步调试进入请求信号相对于第一时钟是同步的;以及输入端,其用于从第二处理器接收第二同步调试进入请求信号(27),其中,第一处理器等待进入调试模式,直至第一同步调试进入请求信号和第二同步调试进入请求信号两者被断言。

    用于处理具有高速缓存旁路的修饰指令的数据处理器

    公开(公告)号:CN102566970A

    公开(公告)日:2012-07-11

    申请号:CN201110293438.X

    申请日:2011-09-21

    CPC classification number: G06F9/3004 G06F9/30047 G06F9/3834 G06F12/0888

    Abstract: 用于处理具有高速缓存旁路的修饰指令的数据处理器。提供一种方法,包括:确定数据处理指令(300)是否是具有高速缓存旁路的修饰存取指令;以及确定数据处理指令是否生成对高速缓存(43)的高速缓存命中。当确定数据处理指令是具有高速缓存旁路的修饰存取指令并且确定数据处理指令生成高速缓存命中时,该方法进一步包括:使与高速缓存命中相关联的高速缓存的高速缓存入口无效;以及通过存储器(40)的存储器控制器(72)在由数据处理器指令的目标地址指定的存储器中的位置上执行由数据处理器指令指定的修饰操作,其中执行修饰存取包括:存储器控制器执行存储器中位置的值的读取、修改该值以生成修改值以及将该修改值写入该位置。

Patent Agency Ranking