公开(公告)号：CN108184127B

公开(公告)日：2020-06-12

申请号：CN201810039762.0

申请日：2018-01-13

Applicant: 福州大学

Inventor： 陈志峰 ,  郑静宜 ,  杨秀芝 ,  吴林煌 ,  施隆照 ,  郑明魁 ,  陈建

IPC: H04N19/625 ,  H04N19/42

Abstract: 本发明涉及一种可配置的多尺寸DCT变换硬件复用架构。包括：判决与数据重排模块，根据DCT变换的尺寸对输入复用架构的数据是否需要重新排列进行判决；K层蝶形数据处理模块，对经过判决与数据重排模块处理后的数据进行K层蝶形数据处理；末级向量内积模块，将最后一层蝶形数据处理模块输出的偶数位置数据向量与对应的核心矩阵系数进行相乘，相乘后的结果进行相加，然后输出。本发明用基于FPGA的数字逻辑硬件电路和基于ASIC的数字逻辑硬件电路分别实现，简单、有效、可重配置，可广泛应用于各种视频压缩编码标准中的多尺寸DCT变换。

公开(公告)号：CN108184127A

公开(公告)日：2018-06-19

申请号：CN201810039762.0

申请日：2018-01-13

Applicant: 福州大学

Inventor： 陈志峰 ,  郑静宜 ,  杨秀芝 ,  吴林煌 ,  施隆照 ,  郑明魁 ,  陈建

IPC: H04N19/625 ,  H04N19/42

Abstract: 本发明涉及一种可配置的多尺寸DCT变换硬件复用架构。包括：判决与数据重排模块，根据DCT变换的尺寸对输入复用架构的数据是否需要重新排列进行判决；K层蝶形数据处理模块，对经过判决与数据重排模块处理后的数据进行K层蝶形数据处理；末级向量内积模块，将最后一层蝶形数据处理模块输出的偶数位置数据向量与对应的核心矩阵系数进行相乘，相乘后的结果进行相加，然后输出。本发明用基于FPGA的数字逻辑硬件电路和基于ASIC的数字逻辑硬件电路分别实现，简单、有效、可重配置，可广泛应用于各种视频压缩编码标准中的多尺寸DCT变换。

公开(公告)号：CN107360426A

公开(公告)日：2017-11-17

申请号：CN201710568733.9

申请日：2017-07-13

Applicant: 福州大学

Inventor： 陈建 ,  兰诚栋 ,  苏忆艳 ,  陈淡

IPC: H04N19/172 ,  H04N19/177 ,  H04N19/42 ,  H04N19/51

Abstract: 本发明公开了一种基于压缩感知的视频序列重构方法，编码端将原始视频序列分为关键帧、非关键帧两种类型，分别采用不同的采样率进行测量，在解码端先对不同的视频序列进行运动估计/补偿预测和光流法预测两种不同算法的性能判断，再结合对比结果利用帧间相关性对所有非关键帧进行性能较好的算法重构。本发明处理视频时，所需采样的数据量少，恢复的视频质量好。相对于视频独立重构的传统算法，提高了低采样率时峰值信噪比，并缩短重构时间。

公开(公告)号：CN105306936A

公开(公告)日：2016-02-03

申请号：CN201510423810.2

申请日：2015-07-17

Applicant: 福州大学

Inventor： 陈建 ,  苏凯雄 ,  朱宇耀 ,  吴林煌

IPC: H04N19/129 ,  H04N19/132 ,  H04N19/124 ,  H04N19/625 ,  H04N19/147

Abstract: 本发明涉及一种基于块压缩感知的图像编码方法，首先根据图像块尺寸和测量数设计测量矩阵；然后设计量化位数，得到图像块测量值的量化位数矩阵；接着利用测量矩阵与量化位数，对图像进行编码得到比特流；最后将比特流解码，得到重构图像。本发明能够兼顾编码的质量、速度及实用化，进一步提高图像的压缩率、简化编码过程，改善了重构性能。

公开(公告)号：CN102098541B

公开(公告)日：2012-12-05

申请号：CN201010583108.X

申请日：2010-12-11

Applicant: 福州大学

Inventor： 陈建 ,  杨秀芝 ,  林荣华 ,  苏凯雄

IPC: H04N21/236

Abstract: 本发明涉及一种码流复用器构成装置，包括复用器主机，后台控制软件，其特征在于：复用器主机包括ASI输入接口、ASI输出接口、27M晶振源、系统存储器、以太网接口、FPGA主芯片；所述的FPGA主芯片内部由ASI接收处理模块、输入码率计算模块、多路PSI轮询检测模块、SI串并结合检测模块、PID替换模块、复用调度模块、PCR校正模块、信息传递模块、输出码率控制模块、ASI发送模块组成；后台控制软件包括登陆界面与配置界面，可配置的选项有IP及端口配置、输入码率检测、PSI/SI刷新、复用信息配置。整体架构紧凑简洁，使用器件少、体积小、资源利用率高、性价比高等优点。同时充分利用后台控制软件的灵活性优势，完成码流PSI/SI信息的分析和显示、人机交互控制及信息重组等功能，具有功能强大、使用灵活，升级方便等优点。

公开(公告)号：CN102098541A

公开(公告)日：2011-06-15

申请号：CN201010583108.X

申请日：2010-12-11

Applicant: 福州大学

Inventor： 陈建 ,  杨秀芝 ,  林荣华 ,  苏凯雄

IPC: H04N21/236

Abstract: 本发明涉及一种码流复用器构成装置，包括复用器主机，后台控制软件，其特征在于：复用器主机包括ASI输入接口、ASI输出接口、27M晶振源、系统存储器、以太网接口、FPGA主芯片；所述的FPGA主芯片内部由ASI接收处理模块、输入码率计算模块、多路PSI轮询检测模块、SI串并结合检测模块、PID替换模块、复用调度模块、PCR校正模块、信息传递模块、输出码率控制模块、ASI发送模块组成；后台控制软件包括登陆界面与配置界面，可配置的选项有IP及端口配置、输入码率检测、PSI/SI刷新、复用信息配置。整体架构紧凑简洁，使用器件少、体积小、资源利用率高、性价比高等优点。同时充分利用后台控制软件的灵活性优势，完成码流PSI/SI信息的分析和显示、人机交互控制及信息重组等功能，具有功能强大、使用灵活，升级方便等优点。