-
-
公开(公告)号:CN113302719A
公开(公告)日:2021-08-24
申请号:CN201980088935.0
申请日:2019-12-18
Applicant: 株式会社电装
IPC: H01L21/205 , C23C16/455
Abstract: 半导体制造装置具有:薄膜形成部(10),具有腔室(11),该腔室具备设置基板(17)的设置台(13)并将基板加热、并且导入使薄膜(18)在基板之上生长的供给气体;以及供给气体单元(20,30),向腔室内导入供给气体。供给气体单元具有:供给配管(100a~100e,110a~110c),供给来自气体导入源(21a~21e,31a~31c)的气体;原料用的流量控制器(22a~22e,32a~32c);集合配管(101,111),在比流量控制器靠下游侧生成混合气体;分配配管(102a~102e,112a~112c),连接到集合配管的下游侧;压力控制器(24,34),调整混合气体压力;以及分配用的流量控制器(23a,23b,33a,33b),控制混合气体的流量。
-
公开(公告)号:CN109417087A
公开(公告)日:2019-03-01
申请号:CN201780041004.6
申请日:2017-06-29
IPC: H01L29/06 , H01L29/12 , H01L29/47 , H01L29/78 , H01L29/861 , H01L29/868 , H01L29/872
Abstract: 使相邻的p型保护环(21)彼此的间隔全部达到p型深层(5)彼此的间隔以下。由此,p型保护环(21)的间隔增大、即沟槽(21a)变稀疏,由此能够抑制在使外延生长p型层(50)时在保护环部形成得较厚。因此,如果在回蚀时将单元部的p型层(50)去除,则能够在保护环部不留残渣地去除p型层(50)。因此,在对p型层(50)进行回蚀来形成p型深层(5)或p型保护环(21)及p型连接层(30)时,能够抑制p型层(50)的残渣残留在保护环部。
-
公开(公告)号:CN104969348B
公开(公告)日:2017-09-12
申请号:CN201380071969.1
申请日:2013-12-19
CPC classification number: H01L29/1608 , H01L21/761 , H01L27/088 , H01L29/0615 , H01L29/0642 , H01L29/1095 , H01L29/66068 , H01L29/7813 , H01L29/7815
Abstract: 碳化硅半导体装置具备元件分离层(14)和电场缓和层(15)。元件分离层在主单元区域(Rm)与感测单元区域(Rs)之间,从基极区域(3)的表面形成至比所述基极区域更深,分离为所述主单元区域侧和所述感测单元区域侧。电场缓和层从所述基极区域的底部形成至比所述元件分离层更深的位置。所述电场缓和层被分离为所述主单元区域侧和所述感测单元区域侧,在所述电场缓和层的分离部分的内侧配置有所述元件分离层的至少一部分。
-
公开(公告)号:CN104247026B
公开(公告)日:2017-02-22
申请号:CN201380020079.8
申请日:2013-04-17
IPC: H01L29/78 , H01L21/336 , H01L29/12
CPC classification number: H01L29/4236 , H01L21/044 , H01L21/0465 , H01L21/26513 , H01L21/3065 , H01L21/324 , H01L29/0623 , H01L29/1095 , H01L29/1608 , H01L29/42368 , H01L29/66068 , H01L29/66734 , H01L29/7813
Abstract: 在碳化硅半导体装置中,在沟槽(6)的底部的角部设有p型的SiC层(7)。由此,在MOSFET截止时即使在漏极-栅极间施加电场,p型的SiC层向n-型漂移层(2)侧较大地延伸,由漏极电压的影响引起的高电压难以进入栅极绝缘膜(8)。因此,能够缓和栅极绝缘膜(8)内的电场集中,能够防止栅极绝缘膜(8)被破坏。该情况下,有时p型的SiC层(7)为浮置状态,但p型的SiC层(7)仅形成在沟槽(6)的底部的角部,与形成在沟槽(6)的整个底部区域的构造相比,形成范围较窄。因此,开关特性的劣化也较小。(7)与n-型漂移层(2)之间的PN结部的耗尽层也
-
公开(公告)号:CN104380442A
公开(公告)日:2015-02-25
申请号:CN201380031331.5
申请日:2013-06-06
IPC: H01L21/336 , H01L29/06 , H01L29/12 , H01L29/78
CPC classification number: H01L29/66068 , H01L21/02529 , H01L21/0455 , H01L21/0475 , H01L21/049 , H01L21/3065 , H01L29/045 , H01L29/0619 , H01L29/0623 , H01L29/0661 , H01L29/0696 , H01L29/1095 , H01L29/1608 , H01L29/4236 , H01L29/66348 , H01L29/66734 , H01L29/7397 , H01L29/7811 , H01L29/7813 , H01L29/7827
Abstract: 在SiC半导体装置的制造方法中,通过外延生长在沟槽(6)内形成p型层(31)之后,通过氢蚀刻,将p型层(31)仅保留在沟槽(6)的底部及两末端部,从而形成p型SiC层(7)。即,去除p型层(31)中形成在沟槽(6)的侧面的部分。由此,能够不通过倾斜离子注入来形成p型SiC层(7)。因此,不需要另行进行倾斜离子注入,因此能够抑制移动离子注入装置等制造工序变得麻烦的情况,能够抑制制造成本。此外,还没有离子注入引起的缺陷损坏,因此能够抑制漏极泄漏,能够切实地防止在沟槽(6)的侧面残留p型SiC层(7)。因此,能够制造能够同时实现高耐压和高开关速度的SiC半导体装置。
-
公开(公告)号:CN100477257C
公开(公告)日:2009-04-08
申请号:CN200510116265.9
申请日:2005-11-04
Applicant: 株式会社电装
Inventor: 马尔汉·拉杰什·库马尔 , 竹内有一
IPC: H01L29/24 , H01L29/78 , H01L21/336
Abstract: 本发明公开了一种碳化硅半导体装置,包括:具有碳化硅基片(1,61)、第一半导体层(2)、第二半导体层(3)和第三半导体层(4)的半导体基片;贯穿第二和第三半导体层(3,4)并到达第一半导体层(2)的沟槽(5);位于沟槽(5)侧壁和底部上的沟道层(6);沟道层(6)上的氧化物膜(8);氧化物膜(8)上的栅极(9);与第三半导体层(4)相连的第一电极(14);与碳化硅基片(1,61)相连的第二电极(19)。第一半导体层(2)和第二半导体层(3)间的边界位置低于氧化物膜(8)的最低位置。
-
公开(公告)号:CN1481030A
公开(公告)日:2004-03-10
申请号:CN03152590.3
申请日:2003-08-05
Applicant: 株式会社电装
CPC classification number: H01L29/66068 , H01L29/045 , H01L29/1608 , H01L29/8083
Abstract: 一种碳化硅(SiC)衬底,设有偏取向{0001}表面,该偏取向{0001}表面的偏轴方向是 。沟槽形成在碳化硅上,以具有朝向 方向延伸的条形结构。在沟槽的内表面上形成碳化硅外延层。
-
-
-
-
-
-
-