多重栅晶体管及其制造方法

    公开(公告)号:CN103579318B

    公开(公告)日:2016-05-04

    申请号:CN201210284812.4

    申请日:2012-08-10

    Abstract: 本发明提供了一种多重栅晶体管及其制造方法,该晶体管包括:一半导体基板;一W形沟槽,位于该半导体基板的一部分内并依照一第一方向延伸;一半导体桥,依照垂直于该第一方向的一第二方向延伸于该半导体基板上,该半导体桥横跨该W形沟槽的一部分并连结该半导体基板,该半导体桥具有一平坦顶面以及一圆弧状底面;一氧化物层,部分地环绕该半导体桥的该平坦顶面与该圆弧状底面的一部分;以及一导电层,依照该第一方向延伸并形成于该半导体基板与该氧化物层上,其中该导电层环绕该氧化物层并部分填入于该W形沟槽内。本发明改善了沟道与栅极间的结合,增加栅极对于沟道势能的控制,有助于短沟道效应的抑制以及微缩金属氧化物半导体晶体管时的表现。

    掺杂轮廓的形成方法
    42.
    发明授权

    公开(公告)号:CN103377889B

    公开(公告)日:2016-03-16

    申请号:CN201210107778.3

    申请日:2012-04-13

    Abstract: 本发明公开了一种掺杂轮廓的形成方法,其步骤包括:提供半导体基底,以及对半导体基底进行离子注入工艺。在进行离子注入工艺时,施加浮动脉冲偏压在半导体基底,用以在半导体基底中形成多个具有不同深度或不同浓度的掺杂区。

    等离子蚀刻装置
    43.
    发明授权

    公开(公告)号:CN103474320B

    公开(公告)日:2015-12-02

    申请号:CN201210184024.8

    申请日:2012-06-06

    Abstract: 本发明提供一种等离子蚀刻装置,其包括一处理室、一气体注射器、多个导管以及至少一气体供应系统。气体注射器设置于处理室的顶面。导管面对气体注射器并设置于处理室的底面。气体供应系统耦接于每一导管,其中气体供应系统通过导管供应加工气体至处理室,以增加蚀刻均匀性。本发明的等离子蚀刻装置于处理室底面增加设置多个导管,并通过导管提供加工气体,以维持半导体晶圆边缘的等离子的理想状态,达到一致的蚀刻均匀性。

    显露穿硅通孔的方法
    44.
    发明授权

    公开(公告)号:CN103367241B

    公开(公告)日:2015-05-27

    申请号:CN201210102680.9

    申请日:2012-04-09

    Abstract: 本发明公开了一种显露穿硅通孔的方法。首先于半导体基板的第一面形成孔洞;沉积绝缘层,使其共形的覆盖住孔洞的侧壁及底面;将孔洞底部的绝缘层去除,显露出孔洞底部;沉积阻障层及金属层;于半导体基板的第一面上进行化学机械研磨工艺,将孔洞外的金属层、阻障层及绝缘层磨平;研磨半导体基板的第二面,从第二面显露出位于孔洞底部的阻障层及部分的绝缘层;进行氮化处理,将显露出的阻障层变为氮化阻障层,将显露出的绝缘层部分氮化变成氮化绝缘层;以及进行蚀刻工艺,将氮化阻障层及氮化绝缘层去除,于所述半导体基板的第二面上显露出穿硅通孔结构的金属层及部分的阻障层的侧壁。

    沟槽结构的制造方法
    45.
    发明公开

    公开(公告)号:CN103681451A

    公开(公告)日:2014-03-26

    申请号:CN201210365046.4

    申请日:2012-09-26

    CPC classification number: H01L21/31116 H01L21/3065 H01L21/31144

    Abstract: 本发明公开了一种沟槽结构的制造方法,包括在一基板上形成一缓冲层及位于缓冲层上的一硬式掩模层。在硬式掩模层上定义出至少一第一开口区及多个第二开口区,其中第一开口区大于每一第二开口区。对第一开口区及第二开口区实施一第一蚀刻工艺,以在缓冲层内形成对应第一开口区的一第一凹口及对应第二开口区的多个第二凹口。对第一凹口及第二凹口实施一第二蚀刻工艺,以在基板内形成对应第一凹口的一第一沟槽结构及对应第二凹口的多个第二沟槽结构,其中第一沟槽结构与第二沟槽结构的深度大抵相同。本发明可以提高半导体装置的良率。

    非挥发性存储器单元及其制造方法

    公开(公告)号:CN103594472A

    公开(公告)日:2014-02-19

    申请号:CN201210291576.9

    申请日:2012-08-16

    Abstract: 本发明提供一种非挥发性存储器单元及其制造方法。上述非挥发性存储器单元包括一半导体基板;一浮动栅极,具有一顶面和一底面;一控制栅极,设置于上述浮动栅极上,其中,上述浮动栅极的上述顶面沿非挥发性存储器单元的一通道方向的宽度小于上述控制栅极沿通道方向的宽度;一穿隧氧化层,设置于上述浮动栅极与上述半导体基板之间;一多晶硅间介电膜,设置于上述浮动栅极与上述控制栅极之间。本发明可提升存储器单元的程序化操作和抹除操作速度,大幅地降低操作电压,以提升存储器单元的可靠度。

    在基板中形成沟槽的方法
    47.
    发明公开

    公开(公告)号:CN103594389A

    公开(公告)日:2014-02-19

    申请号:CN201210286423.5

    申请日:2012-08-13

    CPC classification number: H01L22/26

    Abstract: 在本发明一实施例中,提供一种在基板中形成沟槽的方法,包括:提供基板,其上依序形成有掩膜层、牺牲层、以及图案化光阻层;以图案化光阻层为掩膜,进行第一蚀刻工艺以在该牺牲层中形成沟槽。对第一蚀刻工艺进行终点检测,并在检测到掩膜层的信号后停止蚀刻;进行第二蚀刻工艺使得该沟槽延伸进入掩膜层中,并在检测到基板的信号后停止蚀刻;以及进行一第三蚀刻工艺使得该沟槽延伸进入该基板中形成沟槽,并在再次检测到掩膜层的信号后停止蚀刻,使得牺牲层被完全移除,其中,该牺牲层的蚀刻速率大抵等于基板的蚀刻速率。本发明可有效地利用终点检测装置在基板中形成具有特定深度的沟槽。

    在基底中制作多个沟槽的方法

    公开(公告)号:CN103579116A

    公开(公告)日:2014-02-12

    申请号:CN201210285010.5

    申请日:2012-08-10

    CPC classification number: H01L27/10844

    Abstract: 本发明提供一种在基底中制作多个沟槽的方法,包括:提供一基底;在基底上形成一掩模层,掩模层具有至少一第一开口以及至少一第二开口,其中第二开口大于第一开口,且第一开口与第二开口皆暴露出基底;在第二开口的底部形成一牺牲层,牺牲层的材质不同于掩模层的材质;以及以掩模层为掩模,蚀刻第一开口与第二开口下方的基底以及牺牲层,以在基底中形成多个沟槽。本发明能够有效提高不同开口宽度的沟槽的深度一致性。

    形成单边埋入导电带的方法

    公开(公告)号:CN103377953A

    公开(公告)日:2013-10-30

    申请号:CN201210128697.1

    申请日:2012-04-27

    Abstract: 本发明公开了一种形成单边埋入导电带的方法。首先,提供一基底,基底中包含有深沟渠,且深沟渠内设置有沟渠电容。在深沟渠内形成导电层,导电层覆盖在沟渠电容上。接着在导电层上形成衬垫层,并在衬垫层上形成牺牲层。然后移除部份的牺牲层,以暴露出部份的衬垫层,残留的牺牲层成为氧化掩膜层。以氧化掩膜层为掩膜,以在深沟渠中形成浅沟渠。在浅沟渠靠近基底的一侧形成侧沟渠。最后,在浅沟渠以及侧沟渠中形成隔离层,使得导电层形成单边埋入导电带。

Patent Agency Ranking