一种寄存器传输级N模冗余验证方法

    公开(公告)号:CN106802848A

    公开(公告)日:2017-06-06

    申请号:CN201611187712.4

    申请日:2016-12-20

    CPC classification number: G06F11/261 G06F11/26

    Abstract: 本发明公开了一种寄存器传输级N模冗余设计的半自动化验证方法,包括:对n模冗余的待验证平台的寄存器的输出进行检查;接收待验证平台的寄存器1‑n的输出值,判断寄存器1‑n的输出值是否相等,如相等则此步验证通过;定义二进制数值data;每个系统时钟给data的最低位加1,将data的n位的每一位分别赋给寄存器1‑n,待验证平台根据每个系统时钟的上升沿的寄存器1‑n的值,在每个系统时钟的下降沿,输出投票输出结果;在每个系统时钟,计算所有寄存器值为1和0的寄存器的数量,如寄存器值为1的寄存器较多,则a=1,如寄存器值为0的寄存器较多,则令a=0;检查待验证平台的投票输出结果是否等于a,数量最多的取值,如等于,则本步验证通过。

    基于流水线重构的超长指令字体系架构性能模拟方法

    公开(公告)号:CN106293641A

    公开(公告)日:2017-01-04

    申请号:CN201610601844.0

    申请日:2016-07-27

    CPC classification number: G06F9/3853 G06F9/45508

    Abstract: 本发明公开了一种基于流水线重构的VLIW体系架构性能模拟方法,其中,包括:第一步:E3节拍模拟;第二步:E2节拍模拟;第三步:E1节拍模拟;第四步:DC节拍模拟;第五步:DP节拍模拟;第六步:PR节拍模拟;第七步:PW节拍模拟;第八步:PS节拍模拟;第九步:PG节拍模拟。本发明基于流水线重构的超长指令字体系架构性能模拟方法,对VLIW体系结构影响流水线模拟的各个因素进行抽象和分析,基于延迟槽结构的流水线推进,能够实现VLIW体系结构流水线的模拟和精确的周期计算,为设备时钟精确的仿真模型提供理论依据和具体实现方法。

    一种通用的TMS320C55x处理器指令集虚拟化仿真方法

    公开(公告)号:CN115421861B

    公开(公告)日:2023-10-31

    申请号:CN202211114539.0

    申请日:2022-09-14

    Abstract: 本发明涉及一种通用的TMS320C55x处理器指令集虚拟化仿真方法,属于虚拟仿真领域。本发明针对TMS320C54X系列、TMS320C5509a、TMS320C5515、TMS320VC5535等处理器,解决TMS320C54X系列、TMS320C5509a、TMS320C5515、TMS320VC5535等系列处理器的虚拟化仿真问题。TMS320C55X指令架构共计包含154条指令集,通过对154条指令集的仿真,提供TMS320C55X处理器嵌入式处理器软件的运行环境,为TMS320C55X处理器嵌入式处理器软件的开发提供支撑。本发明提出的方案,能够实现TMS320C55X指令架构处理器的指令集仿真,仿真精度高;本发明采用数组、链表等实现寄存器、内存的仿真,能够完成仿真TMS320C55X指令架构处理器。

Patent Agency Ranking