LDMOSFET器件的制造方法及LDMOSFET器件

    公开(公告)号:CN115939197A

    公开(公告)日:2023-04-07

    申请号:CN202310061014.3

    申请日:2023-01-19

    Abstract: 本发明涉及半导体领域,提供一种LDMOSFET器件的制造方法及LDMOSFET器件。LDMOSFET器件的制造方法,包括:在半导体衬底上形成阱区、漂移区和体区;在漂移区形成沟槽;在沟槽的侧壁形成氮化硅侧墙;在具有氮化硅侧墙的沟槽内填充隔离介质形成填充沟槽;去除填充沟槽内的氮化硅侧墙形成空气侧墙;在具有空气侧墙的填充沟槽表面覆盖氧化层,形成具有封闭的空气侧墙的场板隔离结构;在场板隔离结构上形成栅极和场板。本发明通过空气侧墙将场板隔离结构中的氧化物与漂移区的硅从侧面隔离开,彻底消除隔离结构侧面、上角处和下角处的二氧化硅与硅之间的界面态,提高LDMOSFET器件的可靠性;具有空气侧墙的场板隔离结构可以更好的降低表面电场,提高器件的击穿电压。

    半导体器件及制造方法、芯片、电子设备

    公开(公告)号:CN119835974A

    公开(公告)日:2025-04-15

    申请号:CN202411740320.0

    申请日:2024-11-29

    Abstract: 本发明涉及半导体领域,提供一种半导体器件及制造方法、芯片、电子设备。半导体器件包括:衬底、阱区、缓冲区、源区、漏区、介质层以及栅极,阱区、缓冲区、源区及漏区位于衬底上,源区形成于阱区的表面,漏区形成于缓冲区的表面。介质层包括高介电常数材料的第一介质层以及低介电常数材料的第二介质层,第一介质层位于阱区与缓冲区之间的衬底的表面,并延伸至阱区的表面;栅极位于第一介质层的表面,第二介质层位于缓冲区和漏区的表面。本发明利用高介电常数材料的第一介质层,在阱区与缓冲区之间的衬底内形成反型沟道,降低导通电阻;通过缓冲区提高漏端的击穿电压,通过低介电常数材料的第二介质层降低栅漏电容,同时增加栅极与漏端的耐压特性。

Patent Agency Ranking