-
公开(公告)号：CN118099117A
公开(公告)日：2024-05-28
申请号：CN202211505068.6
申请日：2022-11-28
Applicant: 中国科学院计算技术研究所
IPC: H01L23/48 , H01L25/065 , H01L25/18 , H10B80/00
Abstract: 本发明提出一种基于可重用无源硅中介层的芯片，包括：多个芯粒；基板，用于提供电源、时钟和芯片外部输入输出信号；由多个瓦片构成的可重用无源硅中介层，每个瓦片表面和底面均具有凸块，通过底面的凸块与该基板电气连接，获取电源、时钟、外部输入输出信号；通过表面的凸块与该芯粒电气连接；且每个瓦片内包含竖直方向的硅通孔，在部分瓦片表面的凸块与瓦片底面的凸块之间形成电气连接，为该芯粒传送电源、时钟、芯片外部输入输出信号。本发明相对于已有的可重用无源硅中介层设计方案，所提出的方案数据传输性能更高、模块化能力更好、能够容忍导线故障。
-
公开(公告)号：CN116627894B
公开(公告)日：2023-10-20
申请号：CN202310893529.X
申请日：2023-07-20
Applicant: 之江实验室 , 中国科学院计算技术研究所
IPC: G06F15/78
Abstract: 本申请涉及一种介质访问控制层、通信方法和系统，其中，介质访问控制层包括：数据链路协议桥模块，用于建立所述片内通信接口和所述片间通信接口之间的逻辑数据链路；介质访问控制器模块，用于将所述片内通信接口数据编码为所述片间通信接口的规格所对应的帧数据，并将所述帧数据传输至所述片间通信接口；配置模块，用于接收并解析所述数据链路协议桥模块传输的配置包，以配置所述片间通信接口。本申请解决了介质访问控制层无法兼容市面上的各种不同规格的片间通信接口，导致无法复用的问题。
-
公开(公告)号：CN113505825B
公开(公告)日：2023-07-21
申请号：CN202110759760.0
申请日：2021-07-06
Applicant: 中国科学院计算技术研究所
IPC: G06F18/214 , G06N20/00 , G06F18/2431 , G06F18/2413
Abstract: 本发明提供一种图计算装置，包括存储层、逻辑层、列控制器，所述存储层用于原始数据以及中间数据的存储；所述逻辑层包括树创建模块、动态构图模块以及图创建模块；以及所述列控制器用于控制数据在存储层和逻辑层之间迁移。本发明是针对动态图构建进行优化的专用硬件加速器架构，针对动态图更新的性能和吞吐量进行了优化，更贴近现实应用的需求。
-
公开(公告)号：CN116090531A
公开(公告)日：2023-05-09
申请号：CN202310072085.3
申请日：2023-01-13
Applicant: 中国科学院计算技术研究所
IPC: G06N3/067 , G06N3/0464
Abstract: 本发明提供了一种能对非极大值抑制处理加速的神经网络加速器，所述加速器包括非极大值抑制模块，其中，所述非极大值抑制模块包括：候选边框输入单元，其用于在每种预测类别下按类别置信度由高到低的顺序输入需要进行非极大值抑制处理的候选的边框；边框存储单元，其用于存储候选边框单元输入的首个边框以及新目标的边框；边框交并比运算单元，其用于进行交并比运算以得到交并比值；交并比对比单元，其用于将边框交并比运算单元获得的交并比值与预设的交并比阈值进行对比以确定当前输入的边框是否为新目标的边框；边框处理单元，其用于将新目标的边框作为满足预定要求的边框存入边框存储单元，并通知候选边框输入单元输入下一个候选的边框。
-
公开(公告)号：CN112070204B
公开(公告)日：2023-01-20
申请号：CN202010722047.4
申请日：2020-07-24
Applicant: 中国科学院计算技术研究所
Abstract: 本发明提供一种基于阻变存储器的神经网络权重映射方法，其中，所述阻变存储器以存储单元的高阻态和低阻态存储二值数据，所述映射方法包括：S1、获得神经网络以二值形式表示的二进制权重阵列；S2、获得二进制权重值阵列的每一列的第一值和第二值的数量；S3、将二进制权重值阵列的每一列权重值映射存储到所述阻变存储器的每一列存储单元中，其中，对于第一值的数量大于第二值的数量的列，第一值映射为高阻态，第二值映射为低阻态；否则第二值映射为高阻态，第一值映射为低阻态。本发明在硬件上只是改变了原有的权重存储映射方式，有效的降低存储阵列中低电阻状态数量，大幅降低电流及其在阻变存储器计算阵列和模拟‑数字转换装置的功耗。
-
Patent Agency Ranking
公开(公告)号：CN114186598A
公开(公告)日：2022-03-15
申请号：CN202110856642.1
申请日：2021-07-28
Applicant: 中国科学院计算技术研究所
Abstract: 本发明实施例提供了一种基于阻变存储器的图神经网络计算方法和装置，该方法包括：对于图神经网络的任一层，分析该层中将要在阻变存储器阵列中运算的图数据在权重原位计算模式和混合原位计算模式下的处理时延相对大小，选择时延最小的模式作为该层的计算模式；在权重原位计算模式，对所述图神经网络的所述层将图数据的邻接矩阵和图神经网络的权重参数作为原位数据分别映射到相应的阻变存储器阵列中，以将图神经网络的节点特征作为输入数据与相应的原位数据进行运算；在混合原位计算模式，对所述图神经网络的所述层将图数据的邻接矩阵和节点特征作为原位数据分别映射到相应的阻变存储器阵列中，以将权重参数作为输入数据与相应的原位数据进行运算。
-
公开(公告)号：CN109190756B
公开(公告)日：2022-02-18
申请号：CN201811048884.2
申请日：2018-09-10
Applicant: 中国科学院计算技术研究所
Abstract: 本发明提供了一种基于Winograd卷积的卷积运算单元和相应的神经网络处理器。该卷积运算单元包括乘法器、累加器和第一选通器，乘法器用于接收待进行矩阵相乘运算的元素或待进行矩阵点乘运算的元素，第一选通器用于接收来自于乘法器的输出值和待进行累加运算的元素，通过控制第一选通器将待进行累加运算的元素或者将所述乘法器的输出值传递至累加器能够使该卷积运算单元在多个工作模式之间进行切换。将本发明的卷积运算单元应用于神经网络处理器能够提高计算效率并降低运行功耗。
-
公开(公告)号：CN112132272A
公开(公告)日：2020-12-25
申请号：CN202010999082.0
申请日：2020-09-22
Applicant: 中国科学院计算技术研究所
IPC: G06N3/063
Abstract: 本发明提供了一种神经网络的计算装置、处理器和电子设备，其中，计算装置包括：逻辑运算电路和通路选择模块；所述通路选择模块，用于根据接收的神经网络中的计算元素所占用的位宽控制所述逻辑运算电路包括的多个计算电路中的一个计算电路导通；所述逻辑运算电路，用于基于所述导通的计算电路对所述计算元素进行运算，获得所述计算元素对应的计算结果。通过根据计算元素占用的位宽不同，控制逻辑运算电路导通不同的计算电路，实现可对不同位宽的计算元素进行计算，应用到神经网络的计算中，可实现对二值神经网络和三值神经网络的计算，实现了对二值神经网络和三值神经网络的运算加速。
-
公开(公告)号：CN108376283B
公开(公告)日：2020-11-03
申请号：CN201810015196.X
申请日：2018-01-08
Applicant: 中国科学院计算技术研究所
Abstract: 本发明提供了一种用于神经网络的池化装置和池化方法。该池化装置包括：池化运算单元，用于对输入的神经元进行池化运算；控制单元，用于基于所述池化运算单元的处理能力将池化范围内的神经元划分为多个批次并控制各批次的神经元依次输入至所述池化运算单元进行池化运算。本发明的池化装置和池化方法通过对池化范围内的神经元进行批次划分，能够提高神经网络的计算效率。
-
公开(公告)号：CN108345934B
公开(公告)日：2020-11-03
申请号：CN201810038612.8
申请日：2018-01-16
Applicant: 中国科学院计算技术研究所
Abstract: 本发明提供一种用于神经网络处理器的激活装置及方法，以时分复用的方式减少硬件的闲置时间、并且以简单的结构实现硬件电路。所述激活装置，包括：至少一个激活运算单元、激活控制单元、输入接口、以及输出接口；其中，所述激活运算单元可同时处理的最大数据量小于等于一次性输入所述激活装置的待处理数据量；并且，所述激活控制单元与所述激活运算单元连接，用于根据所述一次性输入所述激活装置的待处理数据量与所述激活运算单元的处理能力之间的关系，控制所述激活运算单元对由所述输入接口从所述激活装置外部一次性接收到的待激活神经元进行分批激活处理，并由所述输出接口将激活处理的结果输出所述激活装置。
-
-
-
-
-
-
-
-
-
Search Results
190
records
(took 0.082 seconds)
