-
公开(公告)号：CN103872108B
公开(公告)日：2019-01-15
申请号：CN201210526291.9
申请日：2012-12-07
Applicant: 中国科学院微电子研究所 , 江苏物联网研究发展中心 , 江苏中科君芯科技有限公司
IPC: H01L29/739 , H01L29/10 , H01L21/331
Abstract: 本发明公开了一种IGBT结构及其制备方法，属于半导体大功率器件的技术领域。该结构包括n‑漂移区、一个以上的沟槽栅、p基区、n+发射极区、浅p基区、层间氧化层、金属层和p+集电极区；其中，n‑漂移区的上方有至少两个的沟槽栅，p基区分别位于沟槽栅的内侧，沟槽栅之间为浅p基区，层间氧化层在沟槽栅和浅p基区上，n+发射极区分别位于沟槽栅的两侧，金属层在层间氧化层上，p+集电极区在n‑漂移区的背面。本发明拉宽沟槽型IGBT中发射极之间的距离，大大降低了翘曲发生的概率。另外，电流密度比较低，能够降低整个器件的短路电流，拓宽器件安全工作区。
-
公开(公告)号：CN103839978B
公开(公告)日：2018-04-03
申请号：CN201310086262.X
申请日：2013-03-18
Applicant: 中国科学院微电子研究所 , 上海联星电子有限公司 , 江苏中科君芯科技有限公司
IPC: H01L29/06 , H01L29/739 , H01L21/331
Abstract: 本发明公开了一种中高压沟槽型功率器件的终端结构及其制作方法，属于半导体功率器件制备技术领域。该终端结构的终端区域至少有一个沟槽，沟槽的两侧均有表面结，靠近有源区的一侧为n型注入结，远离有源区的一侧为p型注入结，沟槽内有填充物。本发明一方面可以在保证器件具有高的击穿电压的同时，缩小了终端保护区的面积，降低了芯片制造成本；另一方面能够降低寄生电荷的影响，提高器件的可靠性。
-
公开(公告)号：CN103872110B
公开(公告)日：2018-03-30
申请号：CN201210526482.5
申请日：2012-12-07
Applicant: 中国科学院微电子研究所 , 上海联星电子有限公司 , 江苏中科君芯科技有限公司
IPC: H01L29/739 , H01L29/06 , H01L21/331
Abstract: 本发明公开了一种逆导型IGBT的背面结构，包括：漂移区、第一N+缓冲层、绝缘层、P+集电区、N+短路区及集电极金属层；所述P+集电区与所述N+短路区中间通过所述漂移区分隔开；所述N+短路区的耗尽部分通过所述绝缘层与所述集电极金属层连接，其他部分直接与所述集电极金属层连接。本发明提供的一种逆导型IGBT的背面结构及其制备方法，通过在P+集电区和N+短路区之间加入一段低掺杂的N‑区域的漂移区，这样能使P+集电区更大程度的正偏，从而能避免回跳现象的产生，另外此结构还可以增加P+集电区有效导通面积，增加空穴的注入总量，降低了导通压降，从而降低功耗。
-
公开(公告)号：CN103617954B
公开(公告)日：2018-01-30
申请号：CN201310616655.7
申请日：2013-11-27
Applicant: 上海联星电子有限公司 , 中国科学院微电子研究所 , 江苏中科君芯科技有限公司
IPC: H01L21/331
Abstract: 本发明公开了一种Trench‑RB‑IGBT的制备方法，包含：制作IGBT的正面结构；在所述IGBT的背面刻蚀形成沟槽；对所述沟槽的槽壁进行B离子注入；向所述沟槽填充SiO2，得到所述Trench‑RB‑IGBT。本发明提供的Trench‑RB‑IGBT的制备方法，在IGBT的背面刻蚀形成沟槽，芯片之间划片后的断面为垂直面，不会出现脆弱的尖角，因此相对现有方案更加坚固。
-
公开(公告)号：CN106610467A
公开(公告)日：2017-05-03
申请号：CN201510684821.6
申请日：2015-10-20
Applicant: 中国科学院微电子研究所
IPC: G01R31/26
Abstract: 本发明公开了一种IGBT芯片背面PN结击穿电压的测量方法及测量系统，通过第一电源在IGBT芯片的栅极和发射极之间施加一第一预设电压，使得IGBT芯片内部的沟道产生反型层，反型层将发射极与漂移区连接起来，在测量时，将第二电源提供的第二电压施加在发射极和集电极上，相当于施加在了漂移区和集电极上，进而通过测量集电极和发射极之间的电流达到预设电流时，此时施加在集电极和发射极之间的第二电压即为IGBT芯片背面PN结击穿电压，本发明提供的技术方案不仅保证了测量结果的准确度高，而且测量方法简单易实现。
-
Patent Agency Ranking
公开(公告)号：CN103855199B
公开(公告)日：2017-04-26
申请号：CN201210501722.6
申请日：2012-11-29
Applicant: 上海联星电子有限公司 , 中国科学院微电子研究所 , 江苏中科君芯科技有限公司
IPC: H01L29/739 , H01L29/06 , H01L21/331
Abstract: 本发明实施例公开了一种逆导型IGBT器件，包括：半导体衬底；形成于所述半导体衬底内的缓冲层；形成于所述缓冲层内的绝缘结构；形成于所述缓冲层表面的集电极结构，所述集电极结构包括集电区和短路区；其中，所述集电区和短路区的掺杂类型不同，且分别位于所述绝缘结构两侧，从而使得所述绝缘结构将所述集电区与所述短路区的电势在一定程度上进行隔离，进而使得所述逆导型RC‑IGBT器件以更小的电流进入传统IGBT模式，解决了现有技术中RC‑IGBT器件工作时的电流回跳现象。
-
公开(公告)号：CN103872110A
公开(公告)日：2014-06-18
申请号：CN201210526482.5
申请日：2012-12-07
Applicant: 中国科学院微电子研究所 , 上海联星电子有限公司 , 江苏中科君芯科技有限公司
IPC: H01L29/739 , H01L29/06 , H01L21/331
CPC classification number: H01L29/7393 , H01L29/0615 , H01L29/0821 , H01L29/66325
Abstract: 本发明公开了一种逆导型IGBT的背面结构，包括：漂移区、第一N+缓冲层、绝缘层、P+集电区、N+短路区及集电极金属层；所述P+集电区与所述N+短路区中间通过所述漂移区分隔开；所述N+短路区的耗尽部分通过所述绝缘层与所述集电极金属层连接，其他部分直接与所述集电极金属层连接。本发明提供的一种逆导型IGBT的背面结构及其制备方法，通过在P+集电区和N+短路区之间加入一段低掺杂的N-区域的漂移区，这样能使P+集电区更大程度的正偏，从而能避免回跳现象的产生，另外此结构还可以增加P+集电区有效导通面积，增加空穴的注入总量，降低了导通压降，从而降低功耗。
-
公开(公告)号：CN103871876A
公开(公告)日：2014-06-18
申请号：CN201210526292.3
申请日：2012-12-07
Applicant: 中国科学院微电子研究所 , 上海联星电子有限公司 , 江苏中科君芯科技有限公司
IPC: H01L21/331
CPC classification number: H01L29/66333
Abstract: 本发明公开了一种逆导型IGBT的制备方法，包括：在衬底上表面制备薄膜层；在制备薄膜层的衬底上表面外延第一导电类型的漂移区；在所述第一导电类型的漂移区上制备芯片的正面结构；将制备正面结构的芯片的背面减薄后金属化形成集电极金属电极。本发明提供的一种逆导型IGBT的制备方法，采用正面光刻代替背面光刻，先在衬底正面制作出掺杂图形，然后外延出缓冲层及漂移区后进行正面工艺，最后通过背面减薄将衬底大部分或全部去掉，这样在硅片的背面形成第一导电类型区域与第二导电类型区域相间的分布，以满足逆导的功能。
-
公开(公告)号：CN103871852A
公开(公告)日：2014-06-18
申请号：CN201210543954.8
申请日：2012-12-14
Applicant: 中国科学院微电子研究所 , 江苏物联网研究发展中心 , 江苏中科君芯科技有限公司
IPC: H01L21/205 , H01L21/265 , H01L21/331 , H01L21/329
CPC classification number: H01L29/6609 , H01L21/02576 , H01L21/02587 , H01L21/0262 , H01L29/0607 , H01L29/66325
Abstract: 本发明涉及制作方法技术领域，公开了一种带FS层的PT型功率器件的制作方法包括：步骤一：制备衬底；步骤二：从衬底外延出第一N型FS层；步骤三：对第一N型FS层进行局域寿命控制；步骤四：重复步骤二和步骤三，从第一N型FS层外延出多个N型FS层，且N型FS层的掺杂浓度逐层下降，局域寿命控制注入的剂量也逐层下降，使N型FS层的缺陷浓度也逐层下降；步骤五：在N型FS层上外延出N漂移区；步骤六：制备PT型功率器件的正面结构，再对PT型功率器件的背面减薄，并与金属层形成欧姆接触。本发明经过多次外延N型FS层形成一个浓度渐变的厚FS层区域，成功避免了理想FS型功率器件的超薄片制备过程，大大降低了碎片等风险。
-
公开(公告)号：CN103839991A
公开(公告)日：2014-06-04
申请号：CN201310086213.6
申请日：2013-03-18
Applicant: 中国科学院微电子研究所 , 上海联星电子有限公司 , 江苏中科君芯科技有限公司
IPC: H01L29/739 , H01L29/06 , H01L21/331
CPC classification number: H01L29/7398 , H01L29/0684
Abstract: 本发明提供了一种终端与有源区形成弱电连接的结构，包括衬底结构、场限环结构、钝化层、基区结构、发射区结构、多晶硅栅结构、覆盖有源区的金属电极、通过氧化层开孔与主结和第一级场限环连接的金属电极、及与多晶硅栅结构连接的栅极电极，本发明提供的一种终端与有源区形成弱电连接的结构，是在传统终端结构的形成终端钝化层的基础上，在终端主结和第一级场限环之间刻蚀钝化层形成金属接触窗口，使得该位置与有源区的金属形成电学连接。本发明提供的一种终端与有源区形成弱电连接的结构，可以防止高压器件在动态过程中发生闩锁，同时可以保证器件在有源区和终端区的可靠性，降低器件在HTRB过程中的漏电流。
-
-
-
-
-
-
-
-
-
Search Results
166
records
(took 0.033 seconds)
