层叠电容器
    31.
    发明授权

    公开(公告)号:CN101345133B

    公开(公告)日:2012-01-25

    申请号:CN200810128031.X

    申请日:2008-07-09

    Inventor: 富樫正明

    CPC classification number: H01G4/232 H01G4/012 H01G4/30

    Abstract: 本发明涉及一种层叠电容器,其特征在于具备:电容器素体,具有被层叠的多个绝缘体层、以夹持多个绝缘体层中的至少1个绝缘体层并相对的方式而配置的各自多个第1内部电极和第2内部电极;第1及2端子电极,其配置在,电容器素体的外表面中在与多个绝缘体层的层叠方向平行的方向上延伸的一个外表面上;连接导体,其配置在,电容器素体的外表面中在与多个绝缘体层的层叠方向平行的方向上延伸的外表面上,在多个第1内部电极中包含两种内部电极,分别是与第1端子电极和连接导体连接的内部电极,和仅与连接导体连接的内部电极,多个第2内部电极与第2端子电极连接。

    层叠电容器
    32.
    发明授权

    公开(公告)号:CN101236838B

    公开(公告)日:2011-04-06

    申请号:CN200810004811.3

    申请日:2008-02-02

    CPC classification number: H01G4/30 H01G4/012 H01G4/232

    Abstract: 层叠电容器的电容素体中,配置有夹着电介体层相对的第1以及第2内部电极。第1内部电极具有,包含裂缝状的非容量形成区域和容量形成区域的主电极部分、以及引出电极部分。从第1方向看时,非容量形成区域和引出电极部分被设定为,非容量形成区域和引出电极部分在平行于电容素体的第1侧面且垂直于第1方向的第2方向上有重叠。

    叠层电容器
    33.
    发明授权

    公开(公告)号:CN101510463B

    公开(公告)日:2011-03-23

    申请号:CN200910007242.2

    申请日:2009-02-13

    Inventor: 富樫正明

    CPC classification number: H01G4/30 H01G4/232

    Abstract: 本发明涉及一种叠层电容器,其特征在于:第1内部导体具有第1部分;第2内部导体具有引出部和连接于该引出部的主电极部;第2内部导体与第1内部导体配置在同一层;第3内部导体具有引出部和连接于该引出部的主电极部;第3内部导体以隔着电介质层与第2内部导体在叠层体的叠层方向上相邻的方式配置;第4内部导体具有引出部和连接于该引出部的主电极部;第4内部导体以隔着电介质层与第3内部导体在叠层方向上相邻的方式配置;从叠层方向观察时,第3内部导体的主电极部与第2及第4内部导体的主电极部重叠;第1部分的宽度小于叠层体的长边方向上的第2内部导体的主电极部的宽度以及叠层体的短边方向上的第2内部导体的主电极部的宽度。

    贯通型层叠电容器
    34.
    发明授权

    公开(公告)号:CN101276685B

    公开(公告)日:2011-02-16

    申请号:CN200810086399.4

    申请日:2008-03-31

    Inventor: 富樫正明

    CPC classification number: H01G4/35 H01G4/012 H01G4/232 H01G4/30

    Abstract: 在贯通型层叠电容器的电容器素体上配置有接地用内部电极和信号用内部电极。接地用内部电极具有第1和第2接地用主电极部、接地用连接电极部、以及第1和第2接地用引出电极部,该接地用连接电极部不具有与信号用内部电极相对的区域。信号用内部电极具有第1和第2信号用主电极部、信号用连接电极部、以及第1和第2信号用引出电极部,该信号用连接电极部不具有与接地用内部电极相对的区域。

    层叠电容器
    35.
    发明授权

    公开(公告)号:CN101165824B

    公开(公告)日:2010-12-15

    申请号:CN200710170259.0

    申请日:2004-02-18

    Abstract: 在电介质体(12)内配置内部导体层(14),在隔着陶瓷层(12A)的内部导体层(14)的里侧配置内部导体层(16)。沿陶瓷层的层叠方向Y的电介质体(12)的边的长度W,构成为比沿着与沿该层叠方向(Y轴方向)的边交叉的方向(X、Y轴方向)的其他的任何两边的长度L、T长。在各内部导体层(14)、(16)形成切口部(18a)、(18b),夹着切口部(18a)内部导体层(14)被分割成通路部(20A)、(20B),夹着切口部(18b)内部导体层(16)被分割成通路部(22A)、(22B)。这些通路部经由各自的切后残留端部(19)来连接,电流向相互反方向流动。能够大幅降低层叠电容的有效电感并可以使CPU用的电源的电压变动变小。

    贯通型积层电容器阵列
    36.
    发明授权

    公开(公告)号:CN1941235B

    公开(公告)日:2010-09-15

    申请号:CN200610159358.4

    申请日:2006-09-27

    Inventor: 富樫正明

    CPC classification number: H01G4/30 H01G4/012 H01G4/232 H01G4/35

    Abstract: 贯通型积层电容器阵列包括:隔着电介质层交错积层有多个第1以及第2电极层的积层体,形成在积层体的第1侧面上的第1,3,5以及7端子电极,和形成在与第1侧面相向的积层体的第2侧面上的第2,4,6以及8的端子电极。第1电极层所含有的第1内部电极,与第1以及第2端子电极通过引出导体电连接。第1电极层所含有的第2内部电极,与第3以及第4端子电极通过引出导体电连接。第2电极层所含有的第3内部电极,与第5以及第6端子电极通过引出导体电连接。第2电极层所含有的第4内部电极,与第7以及第8端子电极通过引出导体电连接。

    层叠电容器及其制造方法
    37.
    发明授权

    公开(公告)号:CN1937123B

    公开(公告)日:2010-09-08

    申请号:CN200610121638.6

    申请日:2006-08-23

    CPC classification number: H01G4/30 H01G4/232

    Abstract: 本发明涉及能够实现ESL的降低的层叠电容器。第1、第2端子电极(31)、(32)隔着间隔配置在电介质基体(12)的表面上。第1外层通孔导体(61)将第1端子电极(31)的每一个连接到第1内部电极(411)上。第2外层通孔导体(62)将第2端子电极(32)的每一个连接到第2内部电极(421)上。第1内层通孔导体(51)连接多个第1内部电极(411)~(41n)的每一个。第2内层通孔导体(52)连接多个第2内部电极(421)~(42n)的每一个。

    层叠电容器
    38.
    发明授权

    公开(公告)号:CN101079347B

    公开(公告)日:2010-06-09

    申请号:CN200710104889.8

    申请日:2007-05-24

    Inventor: 富樫正明

    CPC classification number: H01G4/012 H01G4/232 H01G4/30 H01G4/35

    Abstract: 本发明提供一种层叠电容器,其第1内部电极包含:以第1和第2主面的长边方向作为长边方向的主电极部分,和自该主电极部分的第1端面侧的端部向第1侧面延伸并与第1端子电极连接的引出部分;其第2内部电极包含:以第1和第2主面的长边方向作为长边方向的主电极部分,和自该主电极部分的第1端面侧的端部向第2侧面延伸并与第2端子电极连接的引出部分;其第3内部电极包含:以第1和第2主面的长边方向作为长边方向的主电极部分,和自该主电极部分的第2端面侧的端部向第1侧面延伸并与第1端子电极连接的引出部分;其第4内部电极包含:以第1和第2主面的长边方向作为长边方向的主电极部分,和自该主电极部分的第2端面侧的端部向第2侧面延伸并与第2端子电极连接的引出部分。

    积层电容器
    39.
    发明授权

    公开(公告)号:CN101009157B

    公开(公告)日:2010-06-02

    申请号:CN200710007319.7

    申请日:2007-01-26

    CPC classification number: H01G4/30 H01G4/232

    Abstract: 一种积层电容器,包括其中层积了多个介电层的积层体和形成在积层体上的第一至第四外部导体。积层体包括第一至第四内部导体。第一和第二内部导体具有彼此相对的各自区域,其间有至少一个介电层。第一和第二内部导体分别连接到第三和第二外部导体。第三内部导体连接到第一和第三外部导体,且第四内部导体连接到第二和第四外部导体。两个外部导体和其余的两个外部导体分别形成在积层体的第一和第二侧面上,这两个侧面彼此相对并且平行于第一和第二内部导体的相对方向。

    叠层型穿心电容器阵列
    40.
    发明授权

    公开(公告)号:CN101004972B

    公开(公告)日:2010-05-19

    申请号:CN200710001944.0

    申请日:2007-01-17

    Inventor: 富樫正明

    CPC classification number: H01G4/232 H01G4/012 H01G4/35

    Abstract: 叠层型穿心电容器阵列具备电容器元件和第1~第6端子电极。电容器元件具有层叠的多个绝缘体层、夹着绝缘体层且相对地配置的第1信号侧内部电极和第1接地侧内部电极及夹着绝缘体层且相对地配置的第2信号侧内部电极和第2接地侧内部电极。第1信号侧内部电极包含与第1端子电极电连接且物理连接的第1信号侧引出部和与第2端子电极电连接且物理连接的第2信号侧引出部。第1接地侧内部电极包含与第5端子电极电连接且物理连接的第1接地侧引出部和与第6端子电极电连接且物理连接的第2接地侧引出部。第2信号侧内部电极包含与第3端子电极电连接且物理连接的第3信号侧引出部和与第4端子电极电连接且物理连接的第4信号侧引出部。第2接地侧内部电极包含与第5端子电极电连接且物理连接的第3接地侧引出部和与第6端子电极电连接且物理连接的第4接地侧引出部。第1信号侧内部电极和第2接地侧内部电极夹着绝缘体层且不相对地配置,且第2信号侧内部电极和第1接地侧内部电极夹着绝缘体层且不相对地配置。

Patent Agency Ranking