公开(公告)号：CN1893065A

公开(公告)日：2007-01-10

申请号：CN200610091111.3

申请日：2006-06-30

Applicant: 精工爱普生株式会社

Inventor： 熊谷敬 ,  石山久展 ,  前川和广 ,  伊藤悟 ,  藤濑隆史 ,  唐泽纯一 ,  小平觉 ,  齐木隆行 ,  高宫浩之

IPC: H01L27/00 ,  G09G3/20 ,  G09G3/36 ,  G09G5/36 ,  G09G5/39

Abstract: 本发明的目的在于，提供一种纤细的细长集成电路装置以及包括其的电子设备。集成电路装置(10)包括：第一晶体管NTr1和第二晶体管PTr1，它们推挽连接在第一电源线和第二电源线之间，用于根据电荷泵动作向其连接节点ND输出第一电源线和第二电源线中任一条的电压；以及焊盘PD，其与连接节点ND电连接的同时，与一端被施加给定的电压的加速电容器的另一端电连接。以与第一晶体管NTr1和第二晶体管PTr1中至少一个的一部分或全部重叠的方式，在该第一晶体管NTr1和第二晶体管PTr1中的至少一个的上层配置焊盘PD。

公开(公告)号：CN1893064A

公开(公告)日：2007-01-10

申请号：CN200610091109.6

申请日：2006-06-30

Applicant: 精工爱普生株式会社

Inventor： 小平觉 ,  井富登 ,  河口秀次 ,  熊谷敬 ,  石山久展 ,  前川和广

IPC: H01L27/00 ,  H01L23/522 ,  G09G3/20 ,  G09G3/36 ,  G11C7/00

CPC classification number: H01L23/552 ,  G11C5/063 ,  H01L24/49 ,  H01L2224/49175 ,  H01L2924/00014 ,  H01L2924/01019 ,  H01L2924/01037 ,  H01L2924/01066 ,  H01L2924/14 ,  H01L2924/19041 ,  H01L2924/3025 ,  H01L2224/45099

Abstract: 本发明提供可灵活进行电路配置，并能实现效率良好的布局的集成电路装置及包含该集成电路装置的电子设备。其中，集成电路装置包括显示存储器，在形成有多条位线BL、/BL的金属布线层ALC上形成向多个存储器单元MC供给第一电源电压VSS的多条第一电源供给布线VSSL1、VSSL2，在形成有多条字线WL的金属布线层ALB上形成向多个存储器单元MC供给电压高于第一电源电压VSS的第二电源电压VDD的第二电源供给布线VDDL，在多条位线BL、/BL的上层形成多条位线保护用布线SHD1，多条位线的各条和多条位线保护用布线的各条包括在俯视图上相互重叠的区域，在多条位线保护用布线的上层形成向显示存储器之外的电路供给电压高于所述第二电源电压的第三电源电压的第三电源供给布线GL。

公开(公告)号：CN1892795A

公开(公告)日：2007-01-10

申请号：CN200610091113.2

申请日：2006-06-30

Applicant: 精工爱普生株式会社

Inventor： 熊谷敬 ,  石山久展 ,  前川和广 ,  伊藤悟 ,  藤濑隆史 ,  唐泽纯一 ,  小平觉 ,  井富登 ,  森口昌彦

IPC: G09G3/36 ,  G09G3/20 ,  G02F1/133 ,  H01L27/00 ,  G11C7/16

CPC classification number: G11C5/025 ,  G09G3/3688 ,  G09G2300/0426 ,  G09G2310/027

Abstract: 本发明提供一种可以实现电路面积的缩小或设计的效率化的集成电路装置以及电子设备。该集成电路装置包括，第一至第N电路块CB1至CBN，当从集成电路装置的短边第一边向相对的第三边去的第一方向设为D1，将从集成电路装置的长边第二边向相对的第四边去的第二方向设为D2时，所述第一至第N电路块CB1至CBN沿D1方向配置。第一至第N电路块CB1至CBN包括，至少一个存储块MB，用于存储图像数据；以及，至少一个数据驱动块DB，用于驱动数据线。存储块MB包括存储单元阵列，行地址译码器RD以及读出放大器块SB。行地址译码器RD配置成其长边方向沿D1方向，读出放大器块SAB配置成其长边方向沿D2方向。

公开(公告)号：CN1604156A

公开(公告)日：2005-04-06

申请号：CN200410089834.0

申请日：2002-06-04

Applicant: 精工爱普生株式会社

Inventor： 石山久展

IPC: G09G3/20

CPC classification number: G09G3/2011 ,  G09G3/3614 ,  G09G3/3655 ,  G09G3/3688 ,  G09G2330/021 ,  H03F3/3011 ,  H03K5/086 ,  H03K5/2481

Abstract: 在对置电极VCOM为VC1的期间T1(正极)，由含有P型驱动晶体管的P型运算放大器OP1驱动数据线；在VCOM为VC2的期间T2(负极)，由含有N型驱动晶体管的N型运算放大器OP2驱动数据线。在VCOM转换时，将运算放大器OP1、OP2的选择电路的输出设定为高阻抗状态。在运算放大器OP1驱动时，使运算放大器OP2电流源的电流断开；在OP2驱动时，使OP1电流源的电流断开。在运算放大器OP1、OP2驱动前的期间，使OP1、OP2的驱动晶体管断开。积极利用对置电极、数据线间的寄生电容，在驱动前使数据线的电压电平变化。

公开(公告)号：CN1178196C

公开(公告)日：2004-12-01

申请号：CN02105895.4

申请日：2002-04-12

Applicant: 精工爱普生株式会社

Inventor： 石山久展

IPC: G09G3/36 ,  G02F1/133

CPC classification number: G02F1/1345 ,  G02F2001/13456

Abstract: 一种电极驱动装置，具有：在四边形区域20内排列的第一～第三电极图案21～23；第一～第三布线图案31～33；第一～第三端子41～43；把所述第三布线图案33作为边界，在第一布线图案3 1的一侧配置有第一端子41，在第二布线图案32的一侧配置有第二端子42。在第一端子41和第二端子42之间配置有第三端子43。能在不交叉的前提下配置多条布线。

公开(公告)号：CN1175389C

公开(公告)日：2004-11-10

申请号：CN00128863.6

申请日：2000-09-26

Applicant: 精工爱普生株式会社

Inventor： 石山久展

IPC: G09G3/20

CPC classification number: G09G3/3685 ,  G09G3/2014 ,  G09G3/3614 ,  G09G3/3666 ,  G09G3/3692 ,  G09G2310/0221 ,  G09G2320/0233

Abstract: 液晶显示装置具有包括多个X电极和多个Y电极的显示部；驱动多个X电极的主导装置侧的X集成电路，从动装置侧X驱动器集成电路；驱动多个Y电极的Y驱动器集成电路。主导装置集成电路具有根据来自外部MPU的信号产生显示控制信号的显示控制信号发生部；将其输出的输出端子(或输入输出端子)。主导装置集成电路和从动装置集成电路具有通过外部布线分别输入从主导装置集成电路输出的显示控制信号的输入端子。因此，能消除由主导装置以及从动装置集成电路分别驱动的显示画面内的浓淡差。

公开(公告)号：CN1389842A

公开(公告)日：2003-01-08

申请号：CN02122257.6

申请日：2002-06-04

Applicant: 精工爱普生株式会社

Inventor： 石山久展

IPC: G09G3/30

CPC classification number: G09G3/2011 ,  G09G3/3614 ,  G09G3/3655 ,  G09G3/3688 ,  G09G2330/021 ,  H03K5/086 ,  H03K5/2481

Abstract: 在切换对置电极VCOM为VC1的期间T1(正极)和VCOM为VC2的期间T2(负极)时,将运算放大电路的输出设定为高阻抗状态。在期间T1中用具有P型驱动晶体管的P型运算放大器OP1来驱动数据线,而在期间T2中,用具有N型驱动晶体管的N型运算放大器OP2来驱动数据线。积极利用对置电极·数据线间的寄生电容在驱动前使数据线的电压电平变化。将运算放大电路的输出箝位在范围与电源VDD、VSS相同或更宽的电压范围内,将剩余电荷返回到电源侧。使箝位电路的电源VDD’、VSS’采用电压范围比运算放大电路的电源VDD、VSS窄的电源。