-
公开(公告)号：CN103297773B
公开(公告)日：2016-05-04
申请号：CN201310164495.7
申请日：2013-05-07
Applicant: 福州大学
Abstract: 本发明专利涉及一种基于JND模型的图像编码方法，在完成图像的DCT变换后，由量化、反量化重构、JND阈值估计和增强量化器四个部分组成的模块进一步增加量化步长，去除视觉冗余，在保持图像视觉质量不变的情况下减少压缩码率，提高编码效率。该方法能根据用户对压缩码率的需要准确跟踪压缩图像的质量，提供精确的JND阈值来设计量化增强值。此外，本发明改进的JND阈值估计方法使编码端不需要增加额外的比特开销，设计的编码器产生的码流保持与JPEG编码标准的兼容。
-
公开(公告)号：CN104902293A
公开(公告)日：2015-09-09
申请号：CN201510307464.1
申请日：2015-06-08
Applicant: 福州大学
IPC: H04N21/258 , H04N21/466 , H04N21/6377
CPC classification number: H04N21/25891 , H04N21/4665 , H04N21/4666 , H04N21/6377
Abstract: 本发明涉及一种数字电视收视率统计管理系统及其实现方法，该系统包括复数个机顶盒、由一PC机和数据库组成的C/S架构以及由Web服务器与浏览器组成的B/S架构；所述机顶盒将收视数据通过网络传输至所述PC机，所述PC机对所述收视数据进行预处理并将处理后的数据存储至所述数据库中；所述数据库用以将存储的数据形成表格信息；所述Web服务器从所述数据库获取所需数据并进行DVB频道时段分析、DVB频道节目分析、VOD分析、收视率预测以及形成知识库，所述浏览器用以显示所述Web服务器的分析与预测结果。本发明结合官方的收视率统计指标并科学地对节目收视情况进行预测，统计分析覆盖面更加全面、统计更加实时准确，更符合数字时代的要求。
-
公开(公告)号：CN103945222A
公开(公告)日：2014-07-23
申请号：CN201410158562.9
申请日：2014-04-21
Applicant: 福州大学
IPC: H04N19/147 , H04N19/149
Abstract: 本发明涉及一种基于HEVC视频编码标准的码率控制模型更新方法，针对不同视频序列特征，按如下方法自适应调整码率控制模型的α参数和β参数：码率控制模型α参数的更新方法：；码率控制模型β参数的更新方法：；其中αnew为更新后的α参数，βnew为更新后的β参数，λold为基于目标码率R获得的原λ值，Rreal为编码后的实际码率，D(Rreal)表示基于实际码率编码后的视频失真。该方法能够精确更新模型参数，从而获得更精确的码率控制效果。
-
公开(公告)号：CN103177260A
公开(公告)日：2013-06-26
申请号：CN201310135708.3
申请日：2013-04-19
Applicant: 福州大学
IPC: G06K9/46
Abstract: 本发明涉及一种彩色图像边界提取方法，根据彩色图像主要包含的色彩信息和亮度信息，在边界提取的过程中同时考虑色彩信息和亮度信息的边界提取，并将两者融合起来，得到更加完善的边界图像。本发明设计了一种基于亮度信息和向量空间的彩色图像Canny边界提取方法，分别计算亮度信息和向量空间的梯度值及方向，然后对两组梯度值单独进行非极大值抑制，设定高低阈值，分别融合得到的高阈值图像和低阈值图像，最后利用形态学处理得到最终边界。
-
公开(公告)号：CN102098541B
公开(公告)日：2012-12-05
申请号：CN201010583108.X
申请日：2010-12-11
Applicant: 福州大学
IPC: H04N21/236
Abstract: 本发明涉及一种码流复用器构成装置，包括复用器主机，后台控制软件，其特征在于：复用器主机包括ASI输入接口、ASI输出接口、27M晶振源、系统存储器、以太网接口、FPGA主芯片；所述的FPGA主芯片内部由ASI接收处理模块、输入码率计算模块、多路PSI轮询检测模块、SI串并结合检测模块、PID替换模块、复用调度模块、PCR校正模块、信息传递模块、输出码率控制模块、ASI发送模块组成；后台控制软件包括登陆界面与配置界面，可配置的选项有IP及端口配置、输入码率检测、PSI/SI刷新、复用信息配置。整体架构紧凑简洁，使用器件少、体积小、资源利用率高、性价比高等优点。同时充分利用后台控制软件的灵活性优势，完成码流PSI/SI信息的分析和显示、人机交互控制及信息重组等功能，具有功能强大、使用灵活，升级方便等优点。
-
Patent Agency Ranking
公开(公告)号：CN102098539B
公开(公告)日：2012-09-05
申请号：CN201010583109.4
申请日：2010-12-11
Applicant: 福州大学
IPC: H04N21/2347 , H04N21/23 , H04N21/25 , H04N21/258
CPC classification number: G09C1/00 , H04L2209/601
Abstract: 本发明提供了一种数字电视条件接收系统，包括PC机和加密机，其特征在于：所述PC机上安装有授权控制信息发生器，授权管理信息生成器，授权控制信息发生器包括数据通信模块、数据分析模块、数据加密模块和数据打包模块，授权管理信息生成器包括数据通信模块、指令分析模块、数据生成模块、数据加密接口模块、数据库、事件监测模块、数据播发判决模块；加密机由FPGA硬件逻辑实现，包括嵌入式微处理器系统、源存储器、加密存储器、加密算法模块；加密机通过网络接口与PC机相连接，PC机通过网络接口与复用/加扰器和用户管理系统相连接。该系统具有扩展性好、灵活性强、安全性高等特点。
-
公开(公告)号：CN102214159A
公开(公告)日：2011-10-12
申请号：CN201110138590.0
申请日：2011-05-26
Applicant: 福州大学
IPC: G06F17/14
Abstract: 本发明涉及一种实现3780点FFT/IFFT的方法及其处理器，它由顶层、中间层和底层三层组成。顶层用混合基法分解3780点，中间层用素因子算法分解63点和60点FFT，底层用WFTA算法完成7点、9点、3点、4点、5点的FFT计算。该方法综合了混合基算法、素因子算法、WFTA算法的优点来实现3780点的FFT，避免了用内插法计算4096点所带来的误差，又减少了混合基算法中的旋转因子和混序单元。此外，本发明的设计中采用复用存储器完成索引的结构不仅电路简单，易于实现，而且可节约芯片资源。
-
公开(公告)号：CN102098541A
公开(公告)日：2011-06-15
申请号：CN201010583108.X
申请日：2010-12-11
Applicant: 福州大学
IPC: H04N21/236
Abstract: 本发明涉及一种码流复用器构成装置，包括复用器主机，后台控制软件，其特征在于：复用器主机包括ASI输入接口、ASI输出接口、27M晶振源、系统存储器、以太网接口、FPGA主芯片；所述的FPGA主芯片内部由ASI接收处理模块、输入码率计算模块、多路PSI轮询检测模块、SI串并结合检测模块、PID替换模块、复用调度模块、PCR校正模块、信息传递模块、输出码率控制模块、ASI发送模块组成；后台控制软件包括登陆界面与配置界面，可配置的选项有IP及端口配置、输入码率检测、PSI/SI刷新、复用信息配置。整体架构紧凑简洁，使用器件少、体积小、资源利用率高、性价比高等优点。同时充分利用后台控制软件的灵活性优势，完成码流PSI/SI信息的分析和显示、人机交互控制及信息重组等功能，具有功能强大、使用灵活，升级方便等优点。
-
公开(公告)号：CN114205622B
公开(公告)日：2024-06-14
申请号：CN202111546146.2
申请日：2021-12-16
Applicant: 福州大学
IPC: H04N19/593 , H04N19/42 , H04N19/147 , H04N19/61 , H04N19/11
Abstract: 本发明涉及一种基于HEVC标准的帧内预测的64x64 CU预处理方法。在进行64x64 CU的率失真代价计算时，跳过残差计算过程，直接使用4个32x32 CU的残差，来代替64x64 CU的残差。以减少残差计算需要的时间，达到加速帧内率失真优化的目的。同时，本发明还提供了一个对应的硬件设计框架，以帮助实现该发明的硬件设计。
-
公开(公告)号：CN108259919B
公开(公告)日：2020-08-07
申请号：CN201810265541.5
申请日：2018-03-28
Applicant: 福州大学
IPC: H04N19/625 , H04N19/423
Abstract: 本发明涉及一种快速实现8x8DCT变换的硬件系统，包括控制模块、DCT系数模块、数据传送模块、PE阵列模块、以及残差存储模块。控制模块从变频器中得到的信号用于控制各个模块的协调运作。DCT系数模块获取输入的DCT系数，自循环后输入给数据传送模块。数据传送模块沟通DCT系数模块和PE阵列模块之间的数据正确传送。PE阵列模块接收DCT系数和残差值，在每个PE单元中做算术运算得到中间值和结果值，并在整个模块中进行残差和中间值的子循环。残差存储模块主要功能是接收外部传入的残差值，并一次性映射到PE阵列模块中。本发明能够避开常规DCT变换算法的转置操作，减少硬件实现周期，使得行列变换模块能够共用一个硬件资源，减少硬件面积。
-
-
-
-
-
-
-
-
-
Search Results
50
records
(took 0.044 seconds)
