-
公开(公告)号:CN113157622A
公开(公告)日:2021-07-23
申请号:CN202110332377.7
申请日:2015-03-12
Applicant: 瑞萨电子株式会社
Abstract: 本发明涉及一种数据处理设备和数据处理系统。该数据处理设备包括:数据选择器电路,该数据选择器电路根据数据的分类将多个数据划分成划分数据;多个压缩电路,该多个压缩电路根据该多个数据中的每一个彼此并行地将该划分数据分别压缩成具有不同格式的压缩数据;以及数据发送电路,该数据发送电路向终端发送该压缩数据。其中,当从已经发送了一组多个数据的电路接收到数据控制信号时,该数据选择器电路对该一组多个数据进行划分;其中,与该多个数据分离地接收该数据控制信号,并且该数据控制信号包含指定该一组多个数据中的该多个数据中的每一个的结构的信息;以及其中,该数据选择器电路基于该数据控制信号对该一组多个数据进行划分。
-
公开(公告)号:CN112954358A
公开(公告)日:2021-06-11
申请号:CN202011224816.4
申请日:2020-11-05
Applicant: 瑞萨电子株式会社
IPC: H04N19/426 , H04N19/159 , H04N19/15 , H04N19/176
Abstract: 本公开涉及一种移动图像编码装置以及操作移动图像编码装置的方法。一种视频图像编码装置包括:图像编码单元,通过获得以下图像之间的差异来执行预测编码:作为预测编码的目标的帧中所包括的分割图像与预测图像;本地解码生成单元,对由图像编码单元对分割图像进行的编码结果解码来生成参考图像;第一缓冲器,存储由本地解码生成单元生成的像素数据;压缩单元,参照第一缓冲器来压缩参考图像并且生成压缩数据;允许数据量设置单元,针对作为预测编码的目标的帧的每个预定区域,预设待被存储在存储器中的允许数据量;以及参考图像存储确定单元,基于允许数据量确定压缩数据是否被存储在存储器中,并且基于将压缩数据存储在存储器中的确定结果将压缩数据存储在存储器中。
-
公开(公告)号:CN106164877B
公开(公告)日:2021-05-04
申请号:CN201580001866.7
申请日:2015-03-12
Applicant: 瑞萨电子株式会社
IPC: G06F13/00
Abstract: 数据选择器电路(2)将包括多种类型的数据的数据的集合划分成所述多种类型的数据。第一压缩电路(4a)和第二压缩电路(4b)按照所述多种类型的数据中的每个,彼此并行地分别压缩所述多种类型的数据。第一压缩电路(4a)压缩数据(b1)并且得到压缩数据(b2)。第二压缩电路(4b)压缩数据(c1)并且得到压缩数据(c2)。数据发送电路(6)将压缩数据(b2)和压缩数据(c2)发送到终端。
-
公开(公告)号:CN105847819B
公开(公告)日:2020-03-06
申请号:CN201510969813.6
申请日:2015-12-22
Applicant: 瑞萨电子株式会社
IPC: H04N19/423
Abstract: 本发明涉及图像处理设备和半导体设备。在图像处理设备中,运动图像解码处理从输入流提取待解码的目标图像的特征量,并且基于所述特征量,改变从外部存储器到高速缓存存储器的高速缓存填充的读取大小。所述特征量代表例如一个图片(帧或场)中的帧内宏块比例或运动向量变化。当帧内宏块比例高时,所述高速缓存填充的读取大小减小。
-
公开(公告)号:CN105763872B
公开(公告)日:2019-06-14
申请号:CN201510875698.6
申请日:2015-12-03
Applicant: 瑞萨电子株式会社
CPC classification number: H04N19/46 , H04N17/004 , H04N19/44 , H04N19/65 , H04N19/89
Abstract: 视频编码/解码系统及其诊断方法。视频编码/解码系统包括视频编码装置和视频解码装置。视频编码装置包括用于对诊断图像或正常图像进行编码的编码部分。视频解码装置包括:解码部分,用于对由编码部分编码的图像进行解码;校验信号产生部分,用于产生解码图像的校验信号;存储部分,用于存储诊断图像的校验信号的预期值或由校验信号产生部分产生的校验信号;和比较部分,用于将存储在存储部分中的校验信号与由校验信号产生部分产生的校验信号进行比较,以便检测从视频编码装置的图像输入部分到视频解码装置的图像输出部分的所有路径中的故障。
-
公开(公告)号:CN109785880A
公开(公告)日:2019-05-21
申请号:CN201811326029.3
申请日:2018-11-08
Applicant: 瑞萨电子株式会社
IPC: G11C11/409
Abstract: 本发明的实施例涉及半导体器件、数据处理系统、数据读取方法以及数据读取程序。本发明提供一种抑制处理延迟的半导体器件。该半导体器件配备有:多个读取单元,该多个读取单元读取在具有多个存储体的存储器中跨该多个存储体存储的数据;以及访问方法管理部分,当读取单元中的一个读取单元读取数据时,该访问方法管理部分根据除该一个读取单元之外的读取单元的操作情况,确定读取开始存储体编号为要开始读取的存储体编号,并且将所确定的读取开始存储体编号指示给该一个读取单元。
-
公开(公告)号:CN107820086A
公开(公告)日:2018-03-20
申请号:CN201710600897.5
申请日:2017-07-21
Applicant: 瑞萨电子株式会社
IPC: H04N19/17 , H04N21/845
CPC classification number: H04N19/107 , G06T9/007 , H04N19/105 , H04N19/122 , H04N19/17 , H04N19/436 , H04N19/44 , H04N19/573 , H04N21/4728 , H04N21/816 , H04N21/8455
Abstract: 本发明涉及半导体装置、移动图像处理系统、控制半导体装置的方法。可以平滑地移动显示区域。半导体装置顺序地接收多个整体图像,每个整体图像包括多个小画面图像,并且每个整体图像在时间上是连续的并且形成移动图像;并且对接收到的整体图像进行解码。这里,半导体装置包括:接收单元,接收包括小画面图像的整体图像;确定单元,确定包括要解码的小画面图像并且被包括在整体图像中的解码区域;和,解码单元,解码由确定单元确定并且被包括在整体图像中的解码区域中的小画面图像。当在解码区域中出现帧内帧的小画面图像时,确定单元确定新的解码区域。
-
公开(公告)号:CN107197276A
公开(公告)日:2017-09-22
申请号:CN201710116777.8
申请日:2017-03-01
Applicant: 瑞萨电子株式会社
IPC: H04N19/152 , H04N19/176
CPC classification number: H04N5/23229 , H04N19/115 , H04N19/124 , H04N19/132 , H04N19/137 , H04N19/14 , H04N19/142 , H04N19/149 , H04N19/15 , H04N19/152 , H04N19/159 , H04N19/176 , H04N19/20
Abstract: 本发明涉及半导体设备、编码控制方法和相机设备。所述半导体设备包括:编码处理单元,其存储基于指定的编码控制信息来编码的输入数据的被编码流;缓冲器管理单元,其根据所生成数据量来计算——指示存储在发送缓冲器中的数据量的发送缓冲器占用量,以及指示存储在作为被编码流的目的地的接收缓冲器中的数据量的接收缓冲器占用量流;以及控制信息指定单元,其在发送缓冲器占用量等于或小于第一阈值时,向编码处理单元基于该接收缓冲器占用量来指定编码控制信息,并且当发送缓冲器占用量大于第一阈值时,指定编码控制信息以与在等于或小于第一阈值的情况下相比进一步减少所生成数据量。
-
公开(公告)号:CN106559675A
公开(公告)日:2017-04-05
申请号:CN201610822800.0
申请日:2016-09-13
Applicant: 瑞萨电子株式会社
IPC: H04N19/52 , H04N19/593 , H04N19/124 , H04N19/61 , H04N19/169
CPC classification number: H04N19/139 , H04N19/105 , H04N19/124 , H04N19/132 , H04N19/137 , H04N19/159 , H04N19/172 , H04N19/174 , H04N19/186 , H04N19/439 , H04N19/61 , H04N19/52 , H04N19/1887 , H04N19/593
Abstract: 一种半导体装置包括散列生成器,参考散列列表,帧模式确定单元,以及内部预测单元。散列生成器生成将被编码的目标帧的散列值。参考散列列表是用来记录由散列生成器生成的散列值。帧模式确定单元把由散列生成器生成的散列值与在参考散列列表中的散列值相比较。内部预测单元执行针对将被编码的目标帧的帧内预测。当将被编码的目标帧的散列值域在参考散列列表中的任意散列值一致时,内部预测单元跳过编码过程,并且输出对应于在参考散列列表中的任意散列值的编码信息。
-
-
-
-
-
-
-
-