-
公开(公告)号：CN105224286A
公开(公告)日：2016-01-06
申请号：CN201510587342.2
申请日：2015-09-15
Applicant: 清华大学无锡应用技术研究院
IPC: G06F9/30
Abstract: 本发明公开了一种用于可重构密码处理器的缓存装置，包括：数据加载模块，用于根据配置信息和输入的FIFO数据进入对应的工作模式，以将FIFO数据发送给至少一个数据通道；通道次序记录缓存，用于记录FIFO数据送入每个数据通道的输入次序；输出数据管理模块，用于根据输入次序输出处理模块输出的FIFO数据；中间数据和反馈控制模块，用于根据中间数据进入对应的工作模式，以对需要进一步处理的中间数据进行缓存，以及对阵列配置所需的中间数据进行缓存。根据本发明实施例的缓存装置可以满足密码算法所需的不同类型数据的缓存，提高并行运算能力，很好地满足分组密码算法在可重构密码处理器上的高效实现。
-
公开(公告)号：CN112564891B
公开(公告)日：2022-06-21
申请号：CN202011444216.9
申请日：2020-12-11
Applicant: 清华大学无锡应用技术研究院
Abstract: 本发明涉及序列密码算法技术领域，具体公开了一种基于反馈移位寄存器阵列的序列密码算法计算系统，其中，包括：至少两个反馈移位寄存器阵列，多个所述反馈移位寄存器阵列级联连接，每个所述反馈移位寄存器阵列均包括N行M列的寄存器，每个所述寄存器均包括多种输入数据，其中N≥2，M≥2，且N和M均为自然数；以及与每个所述反馈移位寄存器阵列对应的计算模块，每个所述计算模块均与对应的所述反馈移位寄存器阵列连接，每个所述计算模块均能够根据序列密码算法进行计算，并将得到的计算结果反馈至对应的反馈移位寄存器阵列。本发明提供的基于反馈移位寄存器阵列的序列密码算法计算系统能够同时兼顾性能及灵活性。
-
公开(公告)号：CN108566393B
公开(公告)日：2019-04-12
申请号：CN201810336891.6
申请日：2018-04-13
Applicant: 清华大学无锡应用技术研究院
IPC: H04L29/06
Abstract: 本发明提供了一种数据加密的方法。该方法包括：从用户系统接收封装待加密数据的数据包；解析数据包，得到数据包的包头信息；根据数据包的包头信息调度可重构电路或专用集成电路对待加密数据进行加密，得到已加密数据；以及向用户系统发送已加密数据。其中，根据数据包的包头信息调度可重构电路或专用集成电路对待加密数据进行加密包括：在数据包的包头信息满足预设条件的情况下，使用可重构电路对待加密数据进行加密；或者在数据包的包头信息不满足预设条件的情况下，使用专用集成电路对待加密数据进行加密。本发明还提供了一种数据加密的装置、系统和介质。本发明实施例能够兼顾加密灵活性与高性能的需要，提升了加密安全性。
-
公开(公告)号：CN105760784B
公开(公告)日：2018-11-16
申请号：CN201610097052.4
申请日：2016-02-22
Applicant: 清华大学无锡应用技术研究院
IPC: G06F21/72
Abstract: 本发明公开了一种多元化配置信息压缩方法及装置，其中，该方法包括：对密码算法进行规划并生成密码算法对应的数据流图；根据数据流图的重复特性提取公因子，并确定公因子的公因子冗余度；根据可重构密码处理器硬件特性和公因子冗余度对数据流图进行子图划分；以及根据划分后的子图的结构特征信息和互联特征信息确定配置压缩方式，并通过配置压缩方式对子图所对应的可重构运算单元的配置信息和互联的配置信息进行压缩配置。该方法结合密码算法的计算特征来选择配置信息压缩方式，并基于所选择的配置信息压缩方式对配置信息进行压缩，去除冗余的配置信息，进而可提高可重构密码处理器的执行效率。
-
Patent Agency Ranking
公开(公告)号：CN105224286B
公开(公告)日：2018-09-14
申请号：CN201510587342.2
申请日：2015-09-15
Applicant: 清华大学无锡应用技术研究院
IPC: G06F9/30
Abstract: 本发明公开了一种用于可重构密码处理器的缓存装置，包括：数据加载模块，用于根据配置信息和输入的FIFO数据进入对应的工作模式，以将FIFO数据发送给至少一个数据通道；通道次序记录缓存，用于记录FIFO数据送入每个数据通道的输入次序；输出数据管理模块，用于根据输入次序输出处理模块输出的FIFO数据；中间数据和反馈控制模块，用于根据中间数据进入对应的工作模式，以对需要进一步处理的中间数据进行缓存，以及对阵列配置所需的中间数据进行缓存。根据本发明实施例的缓存装置可以满足密码算法所需的不同类型数据的缓存，提高并行运算能力，很好地满足分组密码算法在可重构密码处理器上的高效实现。
-
公开(公告)号：CN108228529A
公开(公告)日：2018-06-29
申请号：CN201810072695.2
申请日：2018-01-24
Applicant: 清华大学无锡应用技术研究院
IPC: G06F15/78
CPC classification number: G06F15/7871
Abstract: 本公开提供了一种用于配置可重构计算阵列的方法，该方法包括：确定存储体中的第一命令地址，其中，存储体为可重构计算阵列的专用存储设备，存储体存储有用于对可重构计算阵列进行配置的配置命令集合；以及控制存储体将第一命令地址处的第一配置命令发送给可重构计算阵列，其中，第一配置命令属于配置命令集合。本公开还提供了一种用于配置可重构计算阵列的系统。
-
公开(公告)号：CN105553646A
公开(公告)日：2016-05-04
申请号：CN201511027417.8
申请日：2015-12-31
Applicant: 清华大学无锡应用技术研究院
IPC: H04L9/06
CPC classification number: Y02D50/10 , H04L9/0618
Abstract: 本发明涉及一种面向分组密码算法并行计算的可重构S盒电路结构，其包括若干可配置的查找表单元，每个查找表单元内包括存储器以及输入控制电路与输出控制电路；所述存储单元的地址位宽不小于所述存储分组密码替换表的输入数据位宽，所述存储单元的数据位宽不小于所述存储分组密码替换表的输出数据位宽，存储单元的并行地址端口数量不小于分组密码替换表的展开轮数且存储单元内存储器的数量不小于每轮替换中并行操作次数，以满足利用所述分组密码替换表执行相应的分组加密时的全展开访问并发度需求。本发明配置灵活，可并行处理数据，有效提高运算速度快，能实现多种分组密码，减少存储器数量和电路实现面积。
-
公开(公告)号：CN104484627A
公开(公告)日：2015-04-01
申请号：CN201410854494.X
申请日：2014-12-31
Applicant: 清华大学无锡应用技术研究院
IPC: G06F21/76
CPC classification number: G06F21/76
Abstract: 本发明涉及一种面向可重构阵列架构的随机化抗故障攻击措施的设计方法，包括如下步骤：步骤一、提供可重构阵列架构，得到加密算法的具体映射数据流图；步骤二、给定开销比例约束条件以及抗故障攻击能力；步骤三、计算执行加密算法时的开销；步骤四、确定加密算法中的敏感点分布、时间搜索范围以及空间搜索范围；步骤五、给定时间随机度以及空间随机度，确定相对应的敏感点分布以及时间搜索范围与空间搜索范围；步骤六、计算抗故障攻击能力并匹配给定的抗故障攻击能力；步骤七、确定实际额外开销比例，调整给定时间随机度以及空间随机度，以匹配给定的开销比例约束条件。本发明能为随机化抗故障攻击措施的设计提供依据，能有效提高安全性。
-
公开(公告)号：CN104484615A
公开(公告)日：2015-04-01
申请号：CN201410855400.0
申请日：2014-12-31
Applicant: 清华大学无锡应用技术研究院
CPC classification number: G06F21/71
Abstract: 本发明涉及一种适用于可重构阵列架构的基于空间随机化抗故障攻击方法，其包括如下步骤：步骤一、设定密码处理器的应用场景，所述应用场景包括密码处理器内运行的加密算法、将面对的故障注入攻击方式以及注入故障的类型；步骤二、在上述设定的应用场景下，分析并找出加密算法中分布有敏感点的执行步骤，且确定所述敏感点执行步骤在可重构计算阵列中执行时的具体参数；步骤三、根据上述确定敏感点执行步骤在可重构计算阵列中执行的具体参数，配置分布有敏感点的加密算法执行步骤，以使得敏感点在可重构计算阵列的空间上随机分布。本发明不仅能抵抗单故障攻击，而且能抵抗双故障乃至多故障的注入攻击，有效提高集成电路在故障注入阶段的抗攻击性。
-
-
-
-
-
-
-
-
Search Results
39
records
(took 0.071 seconds)
