公开(公告)号：CN111799244B

公开(公告)日：2024-08-27

申请号：CN202010258515.7

申请日：2020-04-03

Applicant: 株式会社村田制作所

Inventor： 田中佑介 ,  播磨史生 ,  青池将之 ,  姫田高志

IPC: H01L23/528 ,  H01L23/538

Abstract: 提供能够抑制在半导体基板、保护膜产生的裂缝的进展的半导体芯片。半导体芯片具备：化合物半导体基板，其具有一对主面以及设置在该一对主面之间的侧面；电路，其设置在一对主面中的一个主面上；多个第一金属，它们设置在一个主面上；以及多个第二金属，它们设置在一个主面上，多个第一金属在一个主面的俯视时，与电路相比在一个主面的外缘侧配置为环状，且在相互相邻的第一金属之间形成缝隙并包围电路，多个第二金属在一个主面的俯视时，配置在电路与多个第一金属之间或者与多个第一金属相比配置在外缘侧，多个第二金属的各个在化合物半导体基板的侧面的俯视时，配置为至少一部分与第一金属之间的缝隙重合。

公开(公告)号：CN116508147A

公开(公告)日：2023-07-28

申请号：CN202180073723.2

申请日：2021-11-11

Applicant: 株式会社村田制作所

Inventor： 山口幸哉 ,  播磨史生 ,  上岛孝纪 ,  竹松佑二 ,  吉见俊二 ,  荒屋敷聪 ,  佐俣充则 ,  后藤聪 ,  青池将之

IPC: H01L23/00

Abstract: 高频模块(1A)具备：模块基板(80)，其具有彼此相向的主面(80a及80b)；第一基材(10)，该第一基材的至少一部分由第一半导体材料构成，在该第一基材形成有电子电路；第二基材(20)，该第二基材的至少一部分由热导率比第一半导体材料的热导率低的第二半导体材料构成，在该第二基材形成有放大电路；以及外部连接端子(150)，其配置于主面(80b)，其中，第一基材(10)和第二基材(20)配置于主面(80a及80b)中的主面(80b)一侧，第二基材(20)配置于模块基板(80)与第一基材(10)之间，第二基材(20)与第一基材(10)接合，第二基材经由电极(23)来与主面(80b)连接。

公开(公告)号：CN116490968A

公开(公告)日：2023-07-25

申请号：CN202180079271.9

申请日：2021-10-12

Applicant: 株式会社村田制作所

Inventor： 上岛孝纪 ,  竹松佑二 ,  山口幸哉 ,  吉见俊二 ,  荒屋敷聪 ,  佐俣充则 ,  后藤聪 ,  佐佐木丰 ,  青池将之

IPC: H01L23/12

Abstract: 高频模块(1)具备：第一基材(71)，其由第一半导体材料构成；第二基材(72)，其由热导率比第一半导体材料的热导率低的第二半导体材料构成，在第二基材(72)形成有功率放大电路(11)；第三基材(73)，在第三基材(73)形成有发送滤波器电路(61T和/或62T)；以及模块基板(90)，其具有配置有第一基材(71)、第二基材(72)以及第三基材(73)的主面(90a)，其中，第一基材(71)经由电极(717)来与主面(90a)接合，在截面视图中，第二基材(72)配置于模块基板(90)与第一基材(71)之间，且经由电极(724)来与主面(90a)接合，在俯视视图中，第一基材(71)的至少一部分与第二基材(72)的至少一部分及第三基材(73)的至少一部分重叠。

公开(公告)号：CN114649307A

公开(公告)日：2022-06-21

申请号：CN202111552529.0

申请日：2021-12-17

Applicant: 株式会社村田制作所

Inventor： 后藤聪 ,  青池将之 ,  深泽美纪子

IPC: H01L23/552 ,  H01L23/528

Abstract: 本发明提供能够采用层叠结构并且能够抑制高频干扰的半导体装置。在第一部件形成包括半导体元件的第一电子电路。在第一部件的第一面的一部分区域接合第二部件。第二部件包括第二电子电路，该第二电子电路包括由与第一电子电路的半导体元件不同的半导体材料构成的半导体元件。层间绝缘膜覆盖第一部件的第一面中的不与第二部件接合的区域、以及第二部件。配置在层间绝缘膜之上的部件间连接布线通过设置于层间绝缘膜的开口将第一电子电路与第二电子电路连接。包括配置在层间绝缘膜之上的第一金属图案的屏蔽结构在高频率方面屏蔽作为第一电子电路的一部分的被屏蔽电路。

公开(公告)号：CN114639723A

公开(公告)日：2022-06-17

申请号：CN202111533698.X

申请日：2021-12-15

Applicant: 株式会社村田制作所

Inventor： 马少骏 ,  小屋茂树 ,  青池将之 ,  高桥新之助 ,  梅本康成 ,  长谷昌俊

IPC: H01L29/417 ,  H01L27/06 ,  H03F3/195 ,  H03F3/213

Abstract: 本发明提供能够抑制形成在发射极与基极之间的寄生电容的功率放大器。功率放大器是具有基板、和在基板的主面依次层叠的发射极层、基极层及集电极层的功率放大器，具有：绝缘物，与发射极层相邻地设置；发射极电极，设置在发射极层及绝缘物与基板之间；基极电极，与基极层电连接；以及集电极电极，与集电极层电连接，在与基板的主面垂直的方向上，在基板与基极电极之间设置有发射极电极、绝缘物以及基极层。

公开(公告)号：CN114388457A

公开(公告)日：2022-04-22

申请号：CN202111220186.8

申请日：2021-10-20

Applicant: 株式会社村田制作所

Inventor： 高桥新之助 ,  青池将之 ,  长谷昌俊 ,  播磨史生

IPC: H01L23/367 ,  H01L29/737

Abstract: 提供能够实现从晶体管的散热特性的提高的半导体装置。在由半导体构成的基板的表层部之上配置有在俯视时包含至少一个金属区域的粘合层。在粘合层之上配置有半导体元件。半导体元件包含配置在作为粘合层的一个金属区域的第一金属区域之上的第一晶体管。第一晶体管包含与第一金属区域电连接的集电极层、配置在其上的基极层、以及配置在其上的发射极层。在第一晶体管的发射极层之上配置有第一发射极电极。在第一发射极电极之上配置有第一导体突起。基板的表层部的半导体材料的导热率比第一晶体管的集电极层、基极层、以及发射极层的任何一个的导热率都高。

公开(公告)号：CN108735812A

公开(公告)日：2018-11-02

申请号：CN201810373479.1

申请日：2018-04-24

Applicant: 株式会社村田制作所

Inventor： 高桥新之助 ,  青池将之

IPC: H01L29/778 ,  H01L29/40

CPC classification number: H01L29/0619 ,  H01L29/1075 ,  H01L29/405 ,  H01L29/42312 ,  H01L29/475 ,  H01L29/7786

Abstract: 本发明提供一种能使漏电流降低的半导体装置。配置于半导体基板上的半导体层包括活性区域和在俯视时包围活性区域的元件隔离区域。在活性区域形成有场效应晶体管。彼此分离的多个保护环电极经由元件隔离区域对活性区域的电位造成影响。在半导体层、场效应晶体管以及保护环电极上形成有层间绝缘膜。形成于层间绝缘膜上的保护环连接布线对多个保护环电极进行相互电连接。