-
公开(公告)号：CN113946103B
公开(公告)日：2024-05-07
申请号：CN202111230313.2
申请日：2016-10-21
Applicant: 富士胶片株式会社
Abstract: 本发明涉及一种干膜抗蚀剂、电路布线的制造方法、电路布线、输入装置、显示装置。提供能够制造图案直线性高的电路布线的干膜抗蚀剂。一种干膜抗蚀剂、电路布线的制造方法、电路布线、输入装置、显示装置，所述干膜抗蚀剂为在临时支承体上具有抗蚀剂层的正型干膜抗蚀剂，临时支承体的总光线雾度为0.3％以下。
-
-
-
公开(公告)号：CN114207525A
公开(公告)日：2022-03-18
申请号：CN202080055251.3
申请日：2020-06-30
Applicant: 富士胶片株式会社
Abstract: 本发明的课题在于提供一种因曝光后延迟所导致的图案线宽的变动较少且所形成的图案的分辨率也优异的感光性转印部件。并且，本发明的另一课题在于提供一种使用上述感光性转印部件而成的树脂图案的制造方法、电路配线的制造方法及触摸面板的制造方法。本发明的感光性转印部件具有临时支承体及感光性树脂层，所述感光性转印部件中，上述感光性树脂层含有聚合物X及聚合物Y中的任一种以上及光产酸剂，上述聚合物X含有具有被酸分解性基团保护的酸基的结构单元A及具有3元环或4元环的醚骨架的结构单元B，上述聚合物Y含有具有被酸分解性基团保护的酸基的结构单元A、具有3元环或4元环的醚骨架的结构单元B及具有碱性基团的结构单元C，上述感光性树脂层中的具有上述3元环或4元环的醚骨架的结构单元B的含量相对于上述感光性树脂层的总质量为8.0～700.0μmol/g。其中，在上述感光性树脂层含有上述聚合物X的情况下，上述感光性树脂层还含有碱性化合物。
-
公开(公告)号：CN111247486A
公开(公告)日：2020-06-05
申请号：CN201880067544.6
申请日：2018-09-18
Applicant: 富士胶片株式会社
Abstract: 一种电路基板的制造方法及触摸面板的制造方法，其依次包括：在导电层上形成正型感光性组合物层的工序；对上述正型感光性组合物层进行图案曝光的工序；对上述经图案曝光的正型感光性组合物层进行显影的工序；将上述经显影的正型感光性组合物层用作掩模，蚀刻导电层的工序；对上述经显影的正型感光性组合物层进行全面曝光的工序；及去除上述经全面曝光的正型感光性组合物层的工序。
-
Patent Agency Ranking
公开(公告)号：CN111201488A
公开(公告)日：2020-05-26
申请号：CN201880065964.0
申请日：2018-10-12
Applicant: 富士胶片株式会社
Abstract: 本发明的一实施方式提供一种电路布线的制造方法及带图案基材的制造方法，所述电路布线的制造方法包括：将具有临时支承体及感光性树脂层的感光性转印材料以使感光性转印材料的感光性树脂层与基板接触的方式贴合于具备导电层的基板上的工序；从在贴合的工序中贴合的感光性树脂层上剥离临时支承体的工序；使光掩模与剥离临时支承体之后的感光性树脂层接触并对感光性树脂层进行图案曝光的工序；对图案曝光后的感光性树脂层进行显影而形成图案的工序；及对在感光性树脂层的未形成图案的区域中暴露的导电层进行蚀刻处理的工序，在图案曝光的工序中使用的光掩模的与感光性树脂层接触的面具有保护层，所述保护层包含在25℃、1个大气压的条件下为固体的粒子。
-
公开(公告)号：CN107615171A
公开(公告)日：2018-01-19
申请号：CN201680029450.0
申请日：2016-05-27
Applicant: 富士胶片株式会社
IPC: G03F7/40 , G03F7/004 , G03F7/023 , G03F7/039 , G03F7/20 , G06F3/041 , G06F3/044 , H01L21/306 , H05K3/06
CPC classification number: G03F7/004 , G03F7/023 , G03F7/039 , G03F7/20 , G03F7/40 , G06F3/041 , G06F3/044 , H01L21/306 , H05K3/06
Abstract: 本发明提供一种电路配线的制造方法、电路配线、输入装置及显示装置。所述电路配线的制造方法能够以1次的抗蚀膜形成而形成包含多种图案的导电层的电路配线而制造效率优异，且不需要多种图案的导电层的对位。所述电路配线的制造方法包括：工序(a)，对具有基材和第x层至第1层的导电层的电路形成基板，在第1层导电层上形成正型感光性材料；工序(b)，进行图案曝光及显影，而将正型感光性材料设为第1图案；工序(c)，对导电层的第1层至第i层进行蚀刻；工序(d)，对残留正型感光性材料进行图案曝光及显影，从而将正型感光性材料设为第2图案；工序(e)，对导电层的第1层至第j层进行蚀刻；工序(z)，去除正型感光性材料而形成包含2种以上的图案的导电层的电路配线。
-
公开(公告)号：CN116918464A
公开(公告)日：2023-10-20
申请号：CN202180094300.9
申请日：2021-12-21
Applicant: 富士胶片株式会社
IPC: H05K3/06
Abstract: 本发明的导电图案的制造方法包括形成工序1、形成工序2、曝光工序、去除工序1及去除工序2。形成工序1中，在支承体上的一部分或整个面上形成包含金属纳米材料及树脂的导电层。形成工序2中，在上述导电层上形成感光性树脂层。曝光工序中，对上述感光性树脂层进行曝光。去除工序1中，从经曝光的上述感光性树脂层去除不必要的部分而形成树脂图案。去除工序2中，去除未形成有上述树脂图案的部分中的上述导电层而获得导电图案。本发明的电子器件的制造方法具备通过上述导电图案的制造方法获得的导电图案。
-
公开(公告)号：CN116324619A
公开(公告)日：2023-06-23
申请号：CN202180066521.5
申请日：2021-06-30
Applicant: 富士胶片株式会社
IPC: G03F7/004
Abstract: 本发明提供一种信息赋予方法及其应用，所述信息赋予方法对通过利用主波长λa的光的曝光而形成树脂图案的潜影的感光性树脂层赋予可识别的信息，所述信息赋予方法包括如下步骤：对包含荧光材料前体的感光性树脂层照射主波长λb的光，使上述荧光材料前体转化为荧光材料；及对上述感光性树脂层中被上述主波长λb的光曝光的区域照射主波长λc的光，观察从上述荧光材料释放出的荧光，上述主波长λa及上述主波长λb满足λa≠λb的关系，上述主波长λa及上述主波长λc满足λc>λa的关系，上述主波长λb及上述主波长λc满足λc＞λb的关系。
-
公开(公告)号：CN116149141A
公开(公告)日：2023-05-23
申请号：CN202211394792.6
申请日：2022-11-08
Applicant: 富士胶片株式会社
IPC: G03F7/16 , H05K3/00 , H05K3/06 , G03F7/004 , G03F7/027 , G03F7/008 , C08J5/18 , C08L1/08 , C08L33/00 , C08K7/06 , B32B27/36 , B32B27/28 , B32B27/30 , B32B27/34 , B32B27/32 , B32B27/06 , B32B27/08 , B32B27/00 , B32B27/18 , B32B3/08 , B32B38/00 , B32B37/06 , B32B37/10
Abstract: 本发明提供一种导电性层与感光性树脂层的密合性得到提高的树脂图案的制造方法、导电性图案的制造方法及层叠体。在树脂图案的制造方法及其相关技术中，该树脂图案的制造方法依次包括：准备包括基板、导电性层(A)及导电性层(B)的层叠体的工序；使用含有有机物及溶剂的溶液与上述导电性层(A)及上述导电性层(B)接触的工序；在上述导电性层(A)及上述导电性层(B)上形成感光性树脂层的工序；对上述感光性树脂层进行图案曝光的工序；及对上述感光性树脂层进行显影来形成树脂图案的工序，上述导电性层(A)含有金属纳米材料和树脂(A)，上述导电性层(B)的体积电阻率与上述导电性层(A)的体积电阻率不同。
-
-
-
-
-
-
-
-
-
Search Results
49
records
(took 0.032 seconds)
