隔离基板杂讯的集成电路结构和其形成方法

    公开(公告)号:CN1761059A

    公开(公告)日:2006-04-19

    申请号:CN200510098328.2

    申请日:2005-09-07

    Inventor: 连万益 邓端理

    CPC classification number: H01L21/263 H01L21/761

    Abstract: 本发明是有关于一种隔离基板杂讯的集成电路结构和其形成方法,在本发明的较佳实施例中,在基板上的第一电路区域和第二电路区域间利用质子轰击形成第一半绝缘区域,沿着第一半绝缘区域的两侧形成两个护环。从基板的背部利用质子轰击在基板内形成第二半绝缘区域。在一较佳的实施例,此第一半绝缘区域与第二半绝缘区域相连接。在一较佳的实施例,在基板底部紧邻第二半绝缘区域形成一接地的护层。

Patent Agency Ranking