静电放电保护装置
    31.
    发明公开

    公开(公告)号:CN102201665A

    公开(公告)日:2011-09-28

    申请号:CN201010594425.1

    申请日:2010-12-14

    CPC classification number: H01L27/0255 H01L2924/0002 H01L2924/00

    Abstract: 本发明提供一种静电放电保护装置,其包括:第一半导体型态的第一阱,形成在第二半导体型态的基板之中以形成第一二极管。第二半导体型态的第二阱,形成在基板以形成具有第一阱的第二二极管。第一半导体型态的第一多个参杂区域,形成于第一阱的上表面。第二半导体型态的第二多个参杂区域,形成于第一阱的上表面以形成具有第一阱的第三二极管。多个浅沟渠隔离STI区域,设置于第一阱的上表面,每个STI区域设置于第一半导体型态以及第二半导体型态的参杂区域之间。当在第一或第二多参杂区域的一个接收到ESD电压突波时,则第三二极管提供电流旁路。本发明能够最佳化以降低在正常射频操作期间网路匹配的电容影响,并且具有改良的电路布线。

    修复电路及避免电子保险丝在静电放电测试时烧毁的方法

    公开(公告)号:CN101136252A

    公开(公告)日:2008-03-05

    申请号:CN200710002387.4

    申请日:2007-01-15

    CPC classification number: G11C29/02 G11C17/18 G11C29/027

    Abstract: 本发明提供一种修复电路及避免电子保险丝在静电放电测试时烧毁的方法,该修复电路由至少一个形成正电压供应(Vq)焊垫与较低电压供应源(Vss)之间部分导通路径的电子保险丝构成。该修复电路包括至少一开关装置与至少一控制电路。所述至少一开关装置具有一控制端并耦接在Vq焊垫与所述至少一电子保险丝之间。所述至少一控制电路分别耦接至控制端与Vq焊垫。在一正向高电压施加至Vq焊垫时,控制电路使该开关装置的导通状态延后一段预定时间,从而阻挡在ESD发生时产生的杂散电流。因此,该修复电路可避免所述至少一电子保险丝被错误地编程。

    带阻滤波器结构及其形成和操作方法

    公开(公告)号:CN109585424B

    公开(公告)日:2021-02-26

    申请号:CN201810582906.7

    申请日:2018-06-07

    Inventor: 蔡铭宪

    Abstract: 本发明的实施例提供了带阻滤波器结构及其形成和操作方法。一种滤波器结构包括接地平面,其中,接地平面位于集成电路(IC)封装件的第一金属层中。该滤波器结构还包括位于IC封装件的第二金属层中的平板。该滤波器结构还包括位于接地平面与平板之间的介电层,其中,接地平面、介电层和平板由此被配置为电容器件。该滤波器结构还包括位于IC封装件的第三金属层中的电感器件,其中,电感器件电连接至平板。

    静电放电结构、包括该结构的电路及其使用方法

    公开(公告)号:CN105810667B

    公开(公告)日:2019-01-25

    申请号:CN201510390781.4

    申请日:2015-07-06

    Inventor: 蔡铭宪

    Abstract: 本发明提供一种静电放电(ESD)结构,包括输入焊盘和电连接至输入焊盘的第一开关器件。ESD结构还包括第一二极管,其中第一开关器件被配置为将第一二极管选择性地连接至输入焊盘,并且第一二极管被配置为提供用于输入焊盘处的ESD事件的第一消耗路径。ESD结构还包括选择性地连接至输入焊盘的第二二极管,其中第二二极管被配置为提供用于输入焊盘处的ESD事件的第二消耗路径。本发明还提供了包括静电放电结构的电路及其使用方法。

    射频组件
    38.
    发明授权

    公开(公告)号:CN102255300B

    公开(公告)日:2015-04-01

    申请号:CN201010514014.7

    申请日:2010-10-15

    Inventor: 蔡铭宪

    CPC classification number: H02H9/045

    Abstract: 本发明揭露一种射频(RF)组件,包含一RF集成电路,此RF集成电路具有一RF输入与一RF输出。RF集成电路具有一N形金属氧化物半导体(NMOS)晶体管,此NMOS晶体管具有一栅极端点耦合至RF输入、一漏极端点耦合至一第一电源供应节点、以及一源极端点耦合至一第二电源供应节点。RF集成电路易遭受来自静电放电(ESD)事件的损伤。一初级ESD保护电路耦合至RF输入,且介于第一电源供应节点与第二电源供应节点之间。一次级ESD保护电路耦合在RF输入与第二电源供应节点之间。次级ESD保护电路包含一次级ESD保护二极管耦合在NMOS晶体管的栅极端点与源极端点之间。

    静电放电保护装置
    39.
    发明授权

    公开(公告)号:CN102201665B

    公开(公告)日:2014-09-10

    申请号:CN201010594425.1

    申请日:2010-12-14

    CPC classification number: H01L27/0255 H01L2924/0002 H01L2924/00

    Abstract: 本发明提供一种静电放电保护装置,其包括:第一半导体型态的第一阱,形成在第二半导体型态的基板之中以形成第一二极管。第二半导体型态的第二阱,形成在基板以形成具有第一阱的第二二极管。第一半导体型态的第一多个参杂区域,形成于第一阱的上表面。第二半导体型态的第二多个参杂区域,形成于第一阱的上表面以形成具有第一阱的第三二极管。多个浅沟渠隔离STI区域,设置于第一阱的上表面,每个STI区域设置于第一半导体型态以及第二半导体型态的参杂区域之间。当在第一或第二多参杂区域的一个接收到ESD电压突波时,则第三二极管提供电流旁路。本发明能够最佳化以降低在正常射频操作期间网路匹配的电容影响,并且具有改良的电路布线。

    双向静电放电保护电路及相关的射频识别标签

    公开(公告)号:CN102142434B

    公开(公告)日:2013-03-20

    申请号:CN201010521165.5

    申请日:2010-10-22

    CPC classification number: H01L29/73

    Abstract: 一种双向静电放电保护电路及相关的射频识别标签,该电路包括一双向硅控整流器,形成在一基板中,双向硅控整流器包括一第一P型阱区及一第二P型阱区,位于一N型阱区的两侧;一深N型阱区,位于第一P型阱区、第二P型阱区及N型阱区之下;一第一N型区及一第二N型区,分别在第一P型阱区及第二P型阱区中,第一N型区及第二N型区分别耦接至一第一接垫及一第二接垫;以及一第一P型区及一第二P型区,分别在第一N型阱区及第二N型阱区中,第一P型区及第二P型区分别耦接至第一接垫及第二接垫,第一P型区及第二P型区分别较第一N型区及第二N型区接近N型阱区。本发明不受闩锁效应影响并且在射频识别标签正常运行下形同不存在。

Patent Agency Ranking