-
公开(公告)号：CN110853556B
公开(公告)日：2022-06-21
申请号：CN201911010248.5
申请日：2019-10-23
Applicant: 友达光电股份有限公司 , 林志隆
Abstract: 一种脉冲产生电路，包含输入电路、稳压电路、稳压控制电路及上拉电路。输入电路接收第一电压并耦接于第一节点，输入电路响应于第一信号输出第一电压至第一节点。稳压电路接收第一电压及第二电压并耦接于第一节点，稳压电路响应于第一电压以存储第一电压至稳压电路的第二节点，稳压电路根据第二节点的电压稳定第一节点的电压。稳压控制电路接收第二电压及第二信号，稳压控制电路响应于第一节点的电压、第一及第二时脉信号而调整稳压控制电路的第三节点的电压为第二电压或第二信号，稳压控制电路根据第三节点的电压以控制第二节点的电压。上拉电路接收第三电压并耦接于第一节点及输出端，上拉电路响应于第一节点的电压而输出第三电压至输出端。
-
公开(公告)号：CN107359870B
公开(公告)日：2020-04-07
申请号：CN201710550384.8
申请日：2017-07-07
Applicant: 友达光电股份有限公司
IPC: H03K17/687 , H03K17/94
Abstract: 本发明公开了一种光感测电路，包括第一至第四感光元件、电容、取样电路、第一开关元件、以及第二开关元件。第一至第四感光元件分别被第一至第四滤光元件覆盖。电容及取样电路皆耦接于第一感光元件。第二感光元件耦接于第一感光元件与电压源之间。第三感光元件用以接收第一控制信号。第四感光元件用以接收第二控制信号。第一开关元件耦接于第一感光元件与第三感光元件之间，并受控于第一控制信号与第二控制信号其中之一者。第二开关元件耦接于第一感光元件与第四感光元件之间，并受控于第一控制信号与第二控制信号其中之另一者。
-
公开(公告)号：CN105759475A
公开(公告)日：2016-07-13
申请号：CN201610311466.2
申请日：2016-05-12
Applicant: 友达光电股份有限公司
IPC: G02F1/133 , G02F1/1333 , G02F1/1362
CPC classification number: G02F1/13306 , G02F1/13338 , G02F1/136213 , G02F1/136227
Abstract: 本发明公开了一种具有光感测电路的面板结构，包含基板、导电层、第一导电部，以及第二导电部。导电层用以接收像素电压，第一导电部用以承载光感测电压，第二导电部被设于导电层与第一导电部之间，第二导电部耦接第一电压源，第一电压源用以提供第一定电压。导电层、第一导电部与第二导电部被设于基板上。
-
公开(公告)号：CN105304040A
公开(公告)日：2016-02-03
申请号：CN201510738903.4
申请日：2015-11-03
Applicant: 友达光电股份有限公司
IPC: G09G3/36
CPC classification number: G09G3/3648 , G09G3/3614 , G09G2300/0852 , G09G2310/0251 , G09G2320/0252
Abstract: 本发明公开了一种像素电路包含第一电容、第一开关、液晶电容、第二开关、上拉电路、下拉电路、第二电容与第三开关。第一电容两端分别电性耦接第一节点与接地端。第一开关分别电性耦接第一节点与第一数据输入端。液晶电容分别电性耦接第二节点与第三节点。第二开关分别电性耦接第二节点与第二数据输入端。上拉电路分别电性耦接第一节点、高电压准位与第二节点。下拉电路分别电性耦接第四节点、第二节点与接地端。第二电容两端分别电性耦接第二节点与第四节点。第三开关分别电性耦接第四节点与接地端。
-
公开(公告)号：CN100547690C
公开(公告)日：2009-10-07
申请号：CN200410059720.1
申请日：2004-06-21
Applicant: 友达光电股份有限公司
Inventor： 尤建盛
Abstract: 一种双向移位寄存器的控制电路，包括多个移位寄存器，及一用以配合每一移位寄存器的双向移位控制电路。每一移位寄存器具有一输入端与一输出端。每一双向移位控制电路包括第一输入端及第二输入端；第一输入端连接到第一移位寄存器的输出端，且第二输入端连接到第二移位寄存器的输出端。另外，双向移位寄存器的控制电路还包括一装置用以提供第一及第二控制电压及一组合电路；其中，第一及第二控制电压具有不同的电压电平，而组合电路根据第一及第二控制电压，提供一指示信号，用以导引一输入信号被传送到相对应的移位寄存器输入端的方向。所述的输入信号由第一或第二移位寄存器提供，而所述的组合电路可选择性地为一NOR门或一NAND门。
-
Patent Agency Ranking
公开(公告)号：CN100419823C
公开(公告)日：2008-09-17
申请号：CN200510075971.3
申请日：2005-05-27
Applicant: 友达光电股份有限公司
IPC: G09G3/20
Abstract: 一种平面显示器的驱动电路，其中，每级基本扫描位移缓存器单元包括双向切换电路、位移缓存器、传输门以及数据线，位移缓存器耦接至该双向切换电路，传输门耦接至该位移缓存器，并接收RGB信号输入，数据线耦接至该传输门；互补时钟讯号线分别耦接至该多级基本扫描位移缓存器单元内的所述位移缓存器；横向起始信号产生器产生横向起始信号给第一级与另一级基本扫描位移缓存器单元内的所述双向切换电路；每一级基本扫描位移缓存器单元内的该位移缓存器产生输出信号给其后一级基本扫描位移缓存器单元内的该双向切换电路，同时每级基本扫描位移缓存器单元内的该双向切换电路亦接收其后一级基本扫描位移缓存器单元内的该位移缓存器所产生的输出信号。
-
公开(公告)号：CN100417021C
公开(公告)日：2008-09-03
申请号：CN200410031858.0
申请日：2004-03-30
Applicant: 友达光电股份有限公司
IPC: H03K19/0185 , G09G3/36
Abstract: 一种电压电平转换装置，包括转换单元及控制单元。转换单元根据互为反相的一第一及第二信号的电平以输出一第三信号，当第一信号维持在第一电平时，控制单元阻断形成于所述转换单元的一电流路经。
-
公开(公告)号：CN101013706A
公开(公告)日：2007-08-08
申请号：CN200710006548.7
申请日：2003-04-09
Applicant: 友达光电股份有限公司
IPC: H01L27/12 , H01L23/522 , H01L29/786 , G02F1/1362
Abstract: 一种用以抑制漏电流的液晶显示器的像素多栅极薄膜晶体管布局结构，至少包含一呈蛇形或是L形的多晶硅层，其包含有一n+重掺杂源极区、一第一n－轻掺杂区、一第一栅极沟道、一第二n－轻掺杂区、一第二栅极沟道、一第三n－轻掺杂区、及一n+重掺杂漏极区形成于其中，此外，源极区藉由一接触窗连接至一资料线，而且第一栅极沟道与第二栅极沟道的长度方向至少其一是沿着资料线方向，在多晶硅层的上方依序沉积一栅极氧化层与多栅栅极，其中的多栅栅极与多晶硅层有二个交会点分别在第一栅极沟道与第二栅极沟道的上方。因此，本发明的晶体管布局结构可以使沿扫描线方向的部分栅极沟道负担转移至沿资料线方向，而使沿扫描线方向可以容纳更多像素，而提高分辨率。
-
公开(公告)号：CN1328796C
公开(公告)日：2007-07-25
申请号：CN03109443.0
申请日：2003-04-09
Applicant: 友达光电股份有限公司
IPC: H01L29/786 , G02F1/133
Abstract: 一种用以抑制漏电流的液晶显示器的像素多栅极薄膜晶体管布局结构，至少包含一呈蛇形或是L形的多晶硅层，其包含有一n+重掺杂源极区、一第一n-轻掺杂区、一第一栅极沟道、一第二n-轻掺杂区、一第二栅极沟道、一第三n-轻掺杂区、及一n+重掺杂漏极区形成于其中，此外，源极区藉由一接触窗连接至一资料线，而且第一栅极沟道与第二栅极沟道的长度方向至少其一是沿着资料线方向，在多晶硅层的上方依序沉积一栅极氧化层与多栅栅极，其中的多栅栅极与多晶硅层有二个交会点分别在第一栅极沟道与第二栅极沟道的上方。因此，本发明的晶体管布局结构可以使沿扫描线方向的部分栅极沟道负担转移至沿资料线方向，而使沿扫描线方向可以容纳更多像素，而提高分辨率。
-
公开(公告)号：CN1804708A
公开(公告)日：2006-07-19
申请号：CN200610006108.7
申请日：2006-01-16
Applicant: 友达光电股份有限公司
Abstract: 显示装置具有一显示面板。此显示面板包括多个IC接脚端、多条数据线、一选择器、多个开关与一测试端。所述IC接脚端经由选择器耦接多条数据线。所述数据线分别与一对应的像素电路电连接。多个IC接脚端分别经由对应的开关耦接此测试端。多个开关依序导通以通过此测试端依序传输一电压至对应的像素电路。
-
-
-
-
-
-
-
-
-
Search Results
92
records
(took 0.049 seconds)
