-
公开(公告)号:CN104158549A
公开(公告)日:2014-11-19
申请号:CN201410357383.8
申请日:2014-07-24
Applicant: 南京大学
IPC: H03M13/00
CPC classification number: H03M13/13 , H03M13/1191
Abstract: 本发明公开一种高效的极性码译码方法及译码装置,与传统极性码置信度传递(BP)算法基于2输入2输出基本运算模块不同,本发明提出一种基于4输入4输出基本运算模块的解码方式,以及相应的解码因子图,并提供相邻节点间通过该4输入4输出基本运算模块传递消息的计算方法,得到新型的极性码BP译码方法。该方法将传统算法中的两层节点合并为一层,使得译码的总层数减少一半。本发明提供了相应的译码装置,相比传统方式,有效减少了一半的消息存储需求;相应减少了一半的存储器存取操作,降低功耗;并且减少了一半解码处理所需要的时钟数,加快了解码速度。
-
公开(公告)号:CN103927219A
公开(公告)日:2014-07-16
申请号:CN201410183168.0
申请日:2014-05-04
Applicant: 南京大学
Abstract: 本发明涉及一种可重构专用处理器核的周期精确的仿真模型,基于SystemC周期精确模型,包括控制模块,发出配置参数,用于控制与所述模型外部的交互以及模型内部的各模块的工作状态;传输模块,接收所述控制模块发出的配置参数,用于与专用处理器核外部以及专用处理器核内部的数据传输;运算模块,接收所述控制模块发出的配置参数,用于根据接收到的配置参数所述选定设定的算法进行运算。有益效果为:本发明基于SystemC语言建模,因此,具有良好的软硬件接口;本发明是周期精确模型,因此,能很好的仿真出硬件的时序逻辑,以便快速发现问题;相比其他的仿真工具、验证平台,该模型的验证平台搭建简单,仿真速度快。
-
公开(公告)号:CN102497411B
公开(公告)日:2014-01-15
申请号:CN201110405806.5
申请日:2011-12-08
Applicant: 南京大学
IPC: H04L29/08
Abstract: 本发明公开了一种面向密集运算的层次化异构多核片上网络架构,该架构顶层采用二维网格片上网络集成运算簇、转置簇、通信接口以及全局共享存储单元;底层在运算簇和转置簇内部采用总线架构;运算簇内部总线上集成运算单元,集成直接内存存取、网络接口和簇内共享存储单元;转置簇内部总线上集成处理器核、直接内存存取、网络接口和簇内共享存储单元。本发明支持多组全局共享存储单元,彼此之间相互独立,且每个全局共享存储单元通过多个网络接口集成到片上网络;簇内共享存储单元分布在运算簇和转置簇中,运算簇内共享存储单元分为若干相互独立的组。本发明通过层次化多级架构和多通道访存能够有效提高系统的通信性能、数据处理能力和访存带宽。
-
公开(公告)号:CN102497411A
公开(公告)日:2012-06-13
申请号:CN201110405806.5
申请日:2011-12-08
Applicant: 南京大学
IPC: H04L29/08
Abstract: 本发明公开了一种面向密集运算的层次化异构多核片上网络架构,该架构顶层采用二维网格片上网络集成若干个运算簇、转置簇、通信接口以及全局共享存储单元;底层在运算簇和转置簇内部采用总线架构;运算簇内部总线上集成多种运算单元,此外还集成直接内存存取、网络接口和簇内共享存储单元;转置簇内部总线上集成处理器核、直接内存存取、网络接口和簇内共享存储单元。本发明可支持多组全局共享存储单元,彼此之间相互独立,且每个全局共享存储单元可通过多个网络接口集成到片上网络;簇内共享存储单元分布在运算簇和转置簇中,运算簇内的共享存储单元划分为若干个相互独立的组。本发明通过层次化多级架构和多通道访存能够有效提高系统的通信性能、数据处理能力和访存带宽。
-
公开(公告)号:CN101782634A
公开(公告)日:2010-07-21
申请号:CN201010112400.3
申请日:2010-02-23
Applicant: 南京大学
IPC: G01R33/07
Abstract: 一种片上一体化微型集成磁传感器,由霍尔器件、动态失调消除电路、迟滞比较电路、逻辑控制与振荡器电路和H桥输出电路组成,逻辑控制与振荡器电路提供由同一个时钟信号通过反相得到的两个互补时钟信号CLK1和CLK2;动态失调消除电路包括仪用放大器和采样电容,在时钟信号CLK1和CLK2下,霍尔器件的电压信号输入仪用放大器,迟滞比较电路为施密特触发电路,以CLK1为时钟信号,CLK1信号为高时,保持迟滞比较电路保持输出不变,CLK1信号为低时,动态失调消除电路的输出与迟滞比较电路的参考电压进行比较。本发明电路性能的稳定性好,生产成本低,减少生产环节、测试环节,降低封装难度,适合大批量自动化工业生产。
-
公开(公告)号:CN101227298B
公开(公告)日:2010-06-02
申请号:CN200810019017.6
申请日:2008-01-09
Applicant: 南京大学
Abstract: 本发明公开了一种基于片上网络的路由器功耗模型,它将路由器操作根据功耗比重简化为写缓存、读缓存、横跨开关和横跨链路四个功耗环节,并且将动态功耗归因于当前数据片到来时触发的位反转活动,通过位反转活动来统计功耗,得到的路由器功耗模型。考虑到片上网络环境要求功耗模型的实现复杂度尽可能低,本发明可采用统计平均值取代瞬时采样值,得到功耗简化模型。针对五通道路由器结构给出了两种功耗模型的硬件实现方法,并且将简化模型引入到自适应路由算法中,实现了片上网络的功耗分布优化。本发明提出的路由器功耗模型,算法复杂度低,实现简单,适合于片上网络,可以用于片上网络的功耗性能统计、功耗分布优化、热保护等方面的研究和应用。
-
公开(公告)号:CN100544212C
公开(公告)日:2009-09-23
申请号:CN200610037918.9
申请日:2006-01-23
Applicant: 南京大学
Abstract: 本发明公开了一种高速的减少存储需求的低密度校验码解码器,它包含参数结点计算单元VPU模块、校验结点计算单元CPU模块和控制逻辑模块;VPU模块接收待解码序列,存储该原始信息并开始迭代解码,在迭代解码过程中,CPU模块与VPU模块相互传递信息,各自进行行操作和列操作,并由CPU存储校验操作结果;控制逻辑模块对VPU模块和CPU模块的循环操作进行控制,并输出解码得到的合法码字。本发明针对移位LDPC码,充分利用最小和解码算法来降低存储需求以及高度并行来提高解码速率,节省了消息存储需求,达到了更快的解码速度和更高的吞吐率。
-
公开(公告)号:CN100462952C
公开(公告)日:2009-02-18
申请号:CN200710019710.9
申请日:2007-02-06
Applicant: 南京大学
IPC: G06F13/38
Abstract: 本发明公开了一种接口可配置的USB控制器,包含USB标准收发单元接口控制模块、端点(ENDPOINT)控制逻辑模块、控制状态机模块、可配置位宽的接口控制模块;USB标准收发单元接口控制模块接收从主机传来的数据包,并进行解析,在控制状态机模块的控制下将数据分发到各端点控制逻辑模块,并且通过接口控制模块与微处理器和FIFO(先进先出单元)进行通讯。本发明符合USB2.0规范要求,支持高达480Mbps的传输速率,它提供了可配置的微处理器接口和先进先出(FIFO)接口,能够以IP核的形式方便地与多种微控制器核相连接集成,并且也易于集成在AMBATM、VCITM、OCPTM等多种片上系统(SOC)体系架构中。
-
公开(公告)号:CN1901344A
公开(公告)日:2007-01-24
申请号:CN200610088387.6
申请日:2006-07-17
Applicant: 南京大学
Abstract: 本发明公开了一种脉宽调制器的电压基准电路,包括软启动电路、带隙基准电路和小电流充电电路,软启动电路给带隙基准电路提供合适的偏置,并使其顺利启动;带隙基准电路的基准信号VREF0输出端与小电流充电电路连接;小电流充电电路用得到的小电流对较大电容充电,使整个基准电路的输出信号VREF缓慢上升。本发明可以在很大程度上减小甚至完全消除DC/DC脉宽调制器系统上电时输出电压的超调量,并且可以使基准电压的电源抑制比(PSRR)性能大大提高。
-
公开(公告)号:CN119727731A
公开(公告)日:2025-03-28
申请号:CN202411784973.9
申请日:2024-12-06
Applicant: 南京大学
Abstract: 本发明公开了一种面向温度传感器的SARADC电路,该电路包括CDAC阵列、比较器、SAR逻辑模块和温度模式切换电路。前置温度传感器利用三极管的基极‑发射极电压的温度特性,产生电压差值随温度线性变化的双端电压。本发明通过SARADC结构,首先补偿了感温前级电路固有的失调电压,然后将前置温度传感器产生的随温度变化的双端电压的差值转换为8位2进制数字信号,通过量化后的数字信号表示温度信号。本发明通过切换ADC的参考电压模块,从而改变ADC量化的温度范围。本发明中,温度每变化1℃,温度传感器双端输出电压的差值变化0.0039V;SARADC的一个LSB值也为0.0039V,即SARADC的单位输出数字信号变化对应1℃的温度变化,有效提高了量化温度的效率。
-
-
-
-
-
-
-
-
-