一种用于卷积神经网络的可配置型卷积计算电路

    公开(公告)号:CN113592067B

    公开(公告)日:2024-02-06

    申请号:CN202110804282.0

    申请日:2021-07-16

    Abstract: 本发明公开了一种用于卷积神经网络的可配置型卷积计算电路,其中,计算控制模块对卷积层四重循环计算中的三重循环,即感受野内的循环、输入特征图间的循环和输出特征图间的循环进行展开,并将各循环进行卷积计算所需的像素数据和权值数据输入到卷积计算模块中;并将对应的偏置数据输入到加法树模块中;卷积计算模块分别在不同方向上对上述三重循环同时进行并行运算;加法树模块针对不同工作模式进行加法计算;其中,加法树模块包括单通道模式和多通道模式,计算控制模块可根据进行卷积计算的像素数据为单通道数据还是多通道数据随时切换加法树模块的工作模式,提升了针对单通道数据输入时电路资源的利用率,从而提高了卷积计算电路的运算效率。

    轨到轨运算放大电路
    32.
    发明授权

    公开(公告)号:CN114285380B

    公开(公告)日:2023-11-17

    申请号:CN202111634377.9

    申请日:2021-12-29

    Abstract: 本发明公开了一种轨到轨运算放大电路,同时具有高稳定性和低功耗的特点。其包括:轨到轨的输入级,用于接收输入信号,并输出第一信号;恒跨导补偿级,用于控制输入级的跨导恒定;共源共栅级,用于根据第一信号,生成第二信号;和轨到轨的输出级,用于根据第二信号,生成输出信号;其中,共源共栅级包括:共源共栅电路,包括:构成差分式结构的第一支路和第二支路;以及电流补偿电路,包括:第三支路、第四支路和第五支路,第三支路用于从恒跨导补偿级提取电流,第四支路和第五支路用于镜像第三支路的电流,以利用镜像的电流对第一支路和第二支路的电流进行补偿,以控制共源共栅级的输出电流恒定。

    一种基于BGA封装类前端芯片的光电探测材料测试系统

    公开(公告)号:CN114814395A

    公开(公告)日:2022-07-29

    申请号:CN202110133261.0

    申请日:2021-01-29

    Abstract: 本发明公开了一种基于BGA封装类前端芯片的光电探测材料测试系统,属于光电探测材料技术领域,能够解决现有BGA封装中系统封装密度和引脚数较大时,所设计的PCB板层数较多的问题。所述系统包括:PCB板,其上设置有多个过孔;光电探测材料,设置在PCB板的第一表面上;光电探测材料构成多个独立的像素;每个过孔与每个像素一一对应;BGA封装类前端芯片,设置在PCB板的第二表面上,BGA封装类前端芯片具有多个引脚,每个过孔均对应一个引脚,每个像素的阳极通过对应的过孔与对应的引脚电气连接;FPGA开发板,用于对BGA封装类前端芯片传输的信号进行打包和传送;显示屏,用于对FPGA开发板传送的信号进行显示。本发明用于新型光电探测材料的研发。

    红外读出电路及像素电路
    35.
    发明公开

    公开(公告)号:CN114422731A

    公开(公告)日:2022-04-29

    申请号:CN202210049724.X

    申请日:2022-01-17

    Abstract: 本发明实施例公开了一种红外读出电路及像素电路,可以提高输出信号的质量。该红外读出电路包括:由多个像素电路组成的像素阵列,每个像素电路均包括:积分电路;反馈控制电路,包括:输入端,与红外探测器的输出端连接,用于接收红外探测器根据红外光信号所产生的电流信号;输出端,与积分电路连接,用于对积分电路进行充电;以及控制端;输出电路,包括:源跟随器和尾电流源,其中源跟随器的输入端与积分电路连接,用于根据积分电路的积分电压输出信号,且尾电流源连接在源跟随器和地之间;以及运放电路,包括:输入端,与反馈控制电路的输入端连接,以及输出端,与反馈控制电路的控制端连接。

    BDI型像素电路及读出电路
    36.
    发明公开

    公开(公告)号:CN114422722A

    公开(公告)日:2022-04-29

    申请号:CN202210051677.2

    申请日:2022-01-17

    Abstract: 本发明实施例公开了一种具有高的稳定性的BDI型像素电路及读出电路。其中像素电路包括:积分电路;反馈控制电路,包括:输入端,与红外探测器的输出端连接,用于接收红外探测器根据红外光信号所产生的电流信号;输出端,与积分电路连接,用于对积分电路进行充电;以及控制端;输出电路,与积分电路连接,用于根据积分电路的积分电压输出信号;以及运放电路,包括:输入端,与反馈控制电路的输入端连接,以及输出端,与反馈控制电路的控制端连接;其中,运放电路,包括:作为尾电流源的晶体管,该晶体管为倒比管,且该晶体管的宽长比介于1:50~1:100之间。

    一种直接型X射线探测器CMOS读出电路及控制方法

    公开(公告)号:CN112422129B

    公开(公告)日:2022-04-22

    申请号:CN202011160805.4

    申请日:2020-10-27

    Abstract: 本发明公开了一种直接型X射线探测器的CMOS读出电路,用于读出直接型X射线探测器内的感应电流信号,包括像素电路、双采样及放大电路和检测电路;所述像素电路连接所述探测器内的X射线敏感元件,用于在积分阶段内对所述敏感元件输出的感应电流进行积分并转换成积分电压,并在复位阶段输出复位电压;所述双采样及放大电路用于对所述像素电路的输出的积分电压和复位电压进行采样并放大,从而实现感应电流的读出;所述检测电路的输入端连接至所述双采样及放大电路的输出端,所述检测电路的输出端连接至所述像素电路的输入端,用于检测所述X射线敏感元件是否损坏,并将损坏的所述X射线敏感元件的输出端接地。

    多项式乘法器中的数据处理方法、多项式乘法器及处理器

    公开(公告)号:CN114371829A

    公开(公告)日:2022-04-19

    申请号:CN202210009389.0

    申请日:2022-01-05

    Abstract: 本发明实施例公开了一种多项式乘法器中的数据处理方法、多项式乘法器及处理器。其中该多项式乘法器用于执行后量子密码Saber算法中的多项式乘法操作。该数据处理方法包括:提供用于存储从存储器中读取的多项式系数的寄存器,其中所述存储器的位宽为64位,所述多项式系数的位宽为13位,所述寄存器为676位;在每一周期,依次从所述存储器中读取64位的数据至所述寄存器中存储,所述寄存器按照先入先出的方式存储数据;根据当前的周期数,从所述寄存器中与该周期数对应的位置选择对应的多项式系数;以及根据选择的多项式系数,进行多项式乘法计算,以实现多项式系数的同步读取和计算。本实施例能够降低资源开销以及提高多项式乘法器的效率。

    多项式乘法器及具有该乘法器的处理器

    公开(公告)号:CN114371828A

    公开(公告)日:2022-04-19

    申请号:CN202210008507.6

    申请日:2022-01-05

    Abstract: 本发明实施例公开了一种多项式乘法器及具有该乘法器的处理器。该多项式乘法器基于Karatsuba算法而设计并用于执行后量子密码中的多项式乘法操作。其包括:第一存储模块,用于存储系数b0至b255以及a0至a255;第一计算模块,用于计算‑B1、B0+B1、B0‑B1和A0+A1,B0包括b0至b127,B1包括b128至b255,A0包括a0至a127,A1包括a128至a255;含384个并行的乘法单元的多项式乘法模块,其中乘法单元每3个为一组,每组中的三个乘法单元分别用于计算:P1=‑B1*(A0+A1)、P2=(B0+B1)*A0和P3=(B0‑B1)*A1;第二计算模块,用于根据计算C0=P2+P1,C1=P3‑P1;以及第二存储模块,用于存储C0和C1,其中C0和C1为对第一和第二多项式系数执行多项式乘法操作所产生的结果数据。本实施例能够高效地实现后量子密码Saber算法中的多项式乘法运算。

    一种高精度可调基准电压产生电路

    公开(公告)号:CN114326900A

    公开(公告)日:2022-04-12

    申请号:CN202111634363.7

    申请日:2021-12-29

    Abstract: 本发明公开了一种高精度可调基准电压产生电路,属于CMOS模拟集成电路领域。用于解决现有技术中缺乏适用于高精度应用场景的基准电压电路的技术问题。本发明高精度可调基准电压产生电路包括:参考基准电路模块、主DAC、输出缓冲放大器和电压校准电路模块;参考基准电路模块用于产生并输出参考基准电压;主DAC用于基于参考基准电压产生各比例的电压值;输出缓冲放大器用于将主DAC产生的电压值进行放大及缓冲输出;电压校准电路模块用于基于所述参考基准电压和所述输出缓冲放大器的输出电压生成控制信号,以控制调整主DAC的输出电压,实现对输出基准电压的校准。通过采用本发明方案能够实现高精度的可调节的基准电压的产生。

Patent Agency Ranking