公开(公告)号：CN118136615A

公开(公告)日：2024-06-04

申请号：CN202410546698.0

申请日：2024-05-06

Applicant: 北京智芯微电子科技有限公司

Inventor： 王凯 ,  陈燕宁 ,  刘芳 ,  余山 ,  邓永峰 ,  吴波 ,  宋斌斌 ,  连亚军 ,  郁文 ,  李君建 ,  张同 ,  朱亚星

IPC: H01L23/64 ,  H10N97/00

Abstract: 本公开涉及半导体集成电路技术领域，具体涉及一种薄膜电阻及其制备方法、电子器件、芯片和电子设备。根据本公开实施例提供的技术方案，通过在薄膜电阻材料层下方设置包括一个或多个梳状结构层的梳状结构，可以有效地平衡电阻的生长应力，减少应力集中现象，增强薄膜电阻材料层的机械稳定性，充分提升电阻的平整度和均一性，降低材料表面缺陷；进一步地，在与衬底垂直的平面上，薄膜电阻材料层的边缘与梳状结构的边缘以及衬底的边缘对齐时，可有效避免光刻过程中由于不规则反射效应造成的电阻损伤，降低材料内部缺陷，从而综合提升温度稳定性，由此大幅度降低了电阻的温度系数，提升了电阻的精度水平，进而满足了芯片产品的应用需求。

公开(公告)号：CN118011175A

公开(公告)日：2024-05-10

申请号：CN202410420863.8

申请日：2024-04-09

Applicant: 北京智芯微电子科技有限公司 ,  国网山西省电力公司电力科学研究院

Inventor： 陈燕宁 ,  刘芳 ,  宋斌斌 ,  王凯 ,  赵扬 ,  朱亚星 ,  左阿惠 ,  许玉洁 ,  孟庆萌 ,  常泽洲 ,  齐宇

IPC: G01R31/26

Abstract: 本发明提供一种晶体管器件缺陷分析方法及系统，涉及半导体器件检测领域。分析方法包括：搭建缺陷检测平台，并检测缺陷检测样品的初始瞬态电容；其中，缺陷检测样品包括在衬底上形成的多个晶体管器件，晶体管器件具有金属/氧化物/半导体层叠结构，每一晶体管器件的栅极通过梳状导电结构连接至第一引脚，缺陷检测样品的衬底连接至第二引脚；搭建电磁干扰平台，并对缺陷检测样品进行电磁干扰；检测损伤瞬态电容；基于初始瞬态电容确定初始缺陷能级和初始缺陷浓度，基于损伤瞬态电容确定损伤缺陷能级和损伤缺陷浓度；确定缺陷检测样品的电磁损伤程度。通过本发明提供的分析方法，能够探测晶体管器件的微观缺陷，准确测量晶体管器件的缺陷能级。

公开(公告)号：CN117293192B

公开(公告)日：2024-02-13

申请号：CN202311589002.4

申请日：2023-11-27

Applicant: 北京智芯微电子科技有限公司

Inventor： 郁文 ,  赵东艳 ,  陈燕宁 ,  刘芳 ,  吴波 ,  邓永峰 ,  陆姗姗 ,  曹永万 ,  张东 ,  李君建 ,  王凯 ,  张同 ,  宋斌斌 ,  董子斌 ,  刘春颖 ,  余山

IPC: H01L29/78 ,  H01L29/10 ,  H01L29/06 ,  H01L21/336

Abstract: 本申请公开了一种多沟道半导体器件、工艺、芯片及电子设备，属于半导体技术领域。多沟道半导体器件包括：衬底；导电层，形成于衬底上，导电层包括沿横向依次排布的源区、体区、漂移区和漏区，漂移区内设有至少一个沿横向延伸的隔离区，以在漂移区内限定出至少两条导电沟道；栅介质层，形成于导电层上，且位于体区和至少部分漂移区上方；栅电极层，形成于栅介质层上。通过在漂移区设置隔离区形成多条导电沟道，载流子分为多个路径，单条路径下的载流子数目减少，在漏端电场作用下，漏端碰撞电离出的电子空穴对数目减少，热载流子注入效应得到抑制，器件可靠性提升；同时多个导电通道有助于获得更低的导通电阻，隔离区也可以提高器件的耐压能力。

公开(公告)号：CN116976276A

公开(公告)日：2023-10-31

申请号：CN202310896847.1

申请日：2023-07-20

Applicant: 北京芯可鉴科技有限公司 ,  北京智芯微电子科技有限公司 ,  杭州电子科技大学

Inventor： 陈燕宁 ,  王凯 ,  杨欣欢 ,  桑倩倩 ,  刘芳 ,  王传政 ,  马文哲

IPC: G06F30/398 ,  G06F30/392

Abstract: 本发明公开了一种基于电路版图的提高电路设计精度的方法。本发明首先将电路里配对的mosfet连接到测试设备中，然后在外接端点上添加应用激励，从而判断配对的两颗mosfet的性能，对其中性能相对更好的器件进行器件老化，通过老化方法使得性能相对好的器件匹配性能相对差的器件，从而消除工艺局部偏差，使得总体性能匹配。本发明主要应用于对电路性能有较高要求的芯片产品中，且本发明无需修改电路设计，操作方便，且能够真实的削减芯片的局部偏差。本发明的老化过程可以在通常的HTOL测试流程中完成，即无需增加额外的步骤，便可以对芯片级进行电路性能调整。

公开(公告)号：CN116525660B

公开(公告)日：2023-09-12

申请号：CN202310798838.9

申请日：2023-07-03

Applicant: 北京智芯微电子科技有限公司 ,  北京芯可鉴科技有限公司

Inventor： 余山 ,  陈燕宁 ,  刘芳 ,  朱松超 ,  王凯 ,  吴波 ,  邓永锋 ,  鹿祥宾 ,  郁文 ,  张东

IPC: H01L29/40 ,  H01L29/78 ,  H01L21/336

Abstract: 本发明涉及半导体领域，提供一种纵向栅氧结构的LDMOSFET器件及制造方法。LDMOSFET器件包括：半导体衬底、阱区、体区、漂移区、源区以及漏区，还包括：纵向设置于漂移区与体区之间的纵向栅氧结构，纵向栅氧结构包括纵向栅以及包覆于纵向栅的氧化层，氧化层、漂移区以及体区构成场板结构。氧化层包括第一氧化层、第二氧化层以及第三氧化层，第一氧化层与体区相接，作为纵向栅与体区之间的栅氧化层；第二氧化层与阱区相接，作为纵向栅与阱区之间的场板隔离介质层；第三氧化层与漂移区相接，作为纵向栅与漂移区之间的场板隔离介质层。本发明通过纵向栅氧结构提高器件的击穿电压，同时减少漂移区的横向面积，从而减少芯片面积。

公开(公告)号：CN116525659B

公开(公告)日：2023-09-12

申请号：CN202310798837.4

申请日：2023-07-03

Applicant: 北京智芯微电子科技有限公司 ,  北京芯可鉴科技有限公司

Inventor： 余山 ,  陈燕宁 ,  刘芳 ,  王凯 ,  吴波 ,  邓永锋 ,  鹿祥宾 ,  刘倩倩 ,  郁文 ,  邵亚利

IPC: H01L29/40 ,  H01L29/78 ,  H01L21/336

Abstract: 本发明涉及半导体领域，提供一种纵向栅LDMOSFET器件及制造方法、功率芯片。纵向栅LDMOSFET器件包括半导体衬底、阱区、体区、漂移区、源区以及漏区，还包括：纵向设置于所述体区与所述漂移区之间的氧化层，以及纵向设置于体区的纵向栅结构；所述氧化层和所述纵向栅结构均与所述阱区相接，所述漂移区与所述纵向栅结构之间的体区与所述氧化层以及所述漂移区构成第一场板结构；所述纵向栅结构包括纵向栅以及栅氧化层，所述纵向栅以及位于纵向栅底部的栅氧化层与所述阱区构成第二场板结构。本发明通过纵向设置氧化层和纵向栅结构，形成双场板结构，提高器件的击穿电压，同时减少漂移区的横向面积，从而减少芯片所占面积，降低成本。

公开(公告)号：CN114864666B

公开(公告)日：2023-02-24

申请号：CN202210810588.1

申请日：2022-07-11

Applicant: 北京芯可鉴科技有限公司 ,  北京智芯微电子科技有限公司 ,  国网上海市电力公司 ,  国家电网有限公司

Inventor： 赵东艳 ,  王于波 ,  陈燕宁 ,  吴波 ,  刘芳 ,  邓永锋 ,  王凯 ,  余山 ,  付振 ,  郁文 ,  刘倩倩 ,  王帅鹏 ,  彭鹏 ,  邵宇鹰

IPC: H01L29/06 ,  H01L29/78 ,  H01L21/336 ,  H01L27/088

Abstract: 本发明涉及半导体技术领域，公开了一种NLDMOS器件、NLDMOS器件的制备方法及芯片。所述NLDMOS器件包括：衬底；设于所述衬底上的P型体区与N型漂移区；设于所述N型漂移区上的场氧化层与N型掺杂区；以及设于所述场氧化层与所述N型掺杂区上的栅极，其中，所述N型掺杂区包括所述场氧化层、所述栅极与所述N型漂移区的交界区。本发明中的N型掺杂区可在保证一定的关断状态下的击穿电压（BVoff）下减小NLDMOS器件的导通电阻，同时有效地将电力线密度重新分布以降低交界区的电场峰值，在器件大注入时为漂移区提供额外的净电荷，从而能够使Kirk效应得到有效的抑制，进而提高导通状态下的击穿电压（BVon），即，提高NLDMOS器件的安全工作区和可靠性。

公开(公告)号：CN115373950B

公开(公告)日：2023-01-24

申请号：CN202211316658.4

申请日：2022-10-26

Applicant: 北京芯可鉴科技有限公司 ,  北京智芯微电子科技有限公司

Inventor： 赵东艳 ,  邓永峰 ,  陈燕宁 ,  梁英宗 ,  付振 ,  刘芳 ,  吴波 ,  郁文 ,  王凯 ,  刘倩倩 ,  余山

IPC: G06F11/30 ,  G06F16/16 ,  G06F16/178 ,  G06F21/60

Abstract: 本发明涉及芯片领域，公开一种工控机与数据监测系统。所述工控机包括：监测模块，用于在监测到所述工控机上的特定数据文件夹内的生产数据发生变化的情况下，获取所述特定数据文件夹内发生变化的生产数据的生成时间；提取模块，用于提取所述特定数据文件夹的原始数据摘要；插入模块，用于将所述生成时间作为时间戳插入所述原始数据摘要中，以形成所述特定数据文件夹的第一数据摘要；以及发送模块，用于发送所述特定数据文件夹的名称与所述第一数据摘要。由此，本发明可有效地避免生产数据被篡改，以确保生产数据的真实准确性。

公开(公告)号：CN115274859B

公开(公告)日：2023-01-20

申请号：CN202211205804.6

申请日：2022-09-30

Applicant: 北京芯可鉴科技有限公司 ,  北京智芯微电子科技有限公司

Inventor： 余山 ,  赵东艳 ,  陈燕宁 ,  付振 ,  刘芳 ,  王帅鹏 ,  王凯 ,  吴波 ,  邓永峰 ,  刘倩倩 ,  郁文 ,  张同

IPC: H01L29/78 ,  H01L29/06 ,  H01L29/40 ,  H01L21/336

Abstract: 本发明涉及半导体领域，提供一种LDMOS晶体管及其制造方法。所述LDMOS晶体管包括衬底、P型体区、N型漂移区、N型高压阱区、位于P型体区的源极、位于N型漂移区的漏极、栅极以及浅槽隔离区，所述N型漂移区设置有P型掺杂区，所述P型掺杂区包覆浅槽隔离区的下缘边角且与漏极相接，所述P型掺杂区与N型漂移区形成PN结，以分担漏极与N型漂移区之间的电场；所述浅槽隔离区的上表面设置有多晶硅场板结构；所述多晶硅场板结构、所述浅槽隔离区与所述P型掺杂区构成RESURF结构，以降低P型掺杂区与N型漂移区之间的电场。本发明可以降低漏端在沟道方向的电场强度，提高器件的导通击穿电压，同时降低热载流子效应。

公开(公告)号：CN115084232B

公开(公告)日：2023-01-17

申请号：CN202210858457.0

申请日：2022-07-21

Applicant: 北京芯可鉴科技有限公司 ,  北京智芯微电子科技有限公司

Inventor： 余山 ,  赵东艳 ,  王于波 ,  陈燕宁 ,  付振 ,  刘芳 ,  王凯 ,  吴波 ,  邓永峰 ,  刘倩倩 ,  郁文

IPC: H01L29/06 ,  H01L29/10 ,  H01L29/20 ,  H01L29/78 ,  H01L21/336 ,  H01L27/088

Abstract: 本发明提供一种异质结横向双扩散场效应晶体管、制作方法、芯片及电路，涉及半导体技术领域。晶体管包括：衬底；氮化镓缓冲层，形成于衬底上；并排形成在氮化镓缓冲层上的源区掺杂区、氮化镓体区、氮化镓漂移区和漏区掺杂区；铝镓氮阻挡层，形成于部分氮化镓漂移区上；栅氧介质层，形成于氮化镓体区、铝镓氮阻挡层和部分未被铝镓氮阻挡层覆盖的氮化镓漂移区上；源极金属电极，形成于源区掺杂区上；漏极金属电极，形成于漏区掺杂区上；栅极金属电极，形成于部分栅氧介质层上。通过本发明提供的晶体管能够提高晶体管的击穿电压，提升电子迁移率，保证器件的速度，减少复杂的场板结构，降低制作难度，减少生产成本。