-
公开(公告)号：CN113725186B
公开(公告)日：2022-03-01
申请号：CN202111288715.8
申请日：2021-11-02
Applicant: 北京智芯微电子科技有限公司 , 国网信息通信产业集团有限公司 , 国家电网有限公司 , 北京智芯半导体科技有限公司
IPC: H01L23/488 , H01L21/60
Abstract: 本发明提供一种芯片焊盘结构、芯片、晶圆及芯片焊盘结构制作方法，属于芯片领域。芯片焊盘结构包括：第一绝缘层，包括沟槽；第一金属层，填充在沟槽中，第一金属层与芯片的内部电路相连接，形成导电通道；第二金属层，形成在第一金属层上，包括芯片与外部器件连接的焊盘区域；第二绝缘层，至少覆盖第二金属层在所述焊盘区域之外的部分以及第一金属层；焊盘区域包括测试焊盘区域和金凸块焊盘区域；金凸块焊盘区域包括多个子焊盘区域。在金凸块焊盘区域上电镀形成的金凸块表面不存在凹坑，同时能够保障金凸块与金凸块焊盘之间的有效接触，降低芯片封装后因为虚焊而导致功能失效的风险。
-
公开(公告)号：CN113725186A
公开(公告)日：2021-11-30
申请号：CN202111288715.8
申请日：2021-11-02
Applicant: 北京智芯微电子科技有限公司 , 国网信息通信产业集团有限公司 , 国家电网有限公司 , 北京智芯半导体科技有限公司
IPC: H01L23/488 , H01L21/60
Abstract: 本发明提供一种芯片焊盘结构、芯片、晶圆及芯片焊盘结构制作方法，属于芯片领域。芯片焊盘结构包括：第一绝缘层，包括沟槽；第一金属层，填充在沟槽中，第一金属层与芯片的内部电路相连接，形成导电通道；第二金属层，形成在第一金属层上，包括芯片与外部器件连接的焊盘区域；第二绝缘层，至少覆盖第二金属层在所述焊盘区域之外的部分以及第一金属层；焊盘区域包括测试焊盘区域和金凸块焊盘区域；金凸块焊盘区域包括多个子焊盘区域。在金凸块焊盘区域上电镀形成的金凸块表面不存在凹坑，同时能够保障金凸块与金凸块焊盘之间的有效接触，降低芯片封装后因为虚焊而导致功能失效的风险。
-
公开(公告)号：CN113363240A
公开(公告)日：2021-09-07
申请号：CN202110458966.X
申请日：2021-04-27
Applicant: 北京智芯微电子科技有限公司 , 国网信息通信产业集团有限公司 , 国家电网有限公司 , 北京智芯半导体科技有限公司
Abstract: 本发明提供一种芯片金属线及其制作方法、晶圆，属于芯片领域。所述芯片金属线包括第一金属线，所述第一金属线垂直横跨相邻两块芯片之间的划片槽，且所述第一金属线的两个连接端位于同一块芯片内，所述连接端用于连接芯片内的测试电路模块。本申请提供的芯片金属线垂直横跨相邻两块芯片之间的划片槽，保持划片槽内材质组成均匀，使得锯片两面在划片槽内所受的压力一致，不会出现锯片切割歪斜，影响切割质量，同时保证第一金属线被锯片切割开。
-
公开(公告)号：CN107564829B
公开(公告)日：2020-09-04
申请号：CN201710734193.7
申请日：2017-08-24
Applicant: 北京智芯微电子科技有限公司 , 国网信息通信产业集团有限公司 , 国家电网公司
IPC: H01L21/66
Abstract: 本发明公开了一种用于TSV封装芯片的内部信号量测的方法，该方法包括如下步骤：S1，将待测TSV封装芯片的背面进行研磨抛光，以露出TSV通孔和硅基板；S2，在距离TSV通孔的边缘的硅基板上沉积一个SiO2薄膜区域，以隔离硅基板；S3，清理TSV通孔的表面；S4，在TSV通孔下方的芯片和SiO2薄膜之间沉积金属Pt；S5，在SiO2薄膜上沉积测试板；S6，使用探针与测试板接触，从而将测试力施加在芯片上，以实现芯片内部信号的量测。本发明的方法简单易操作，便于探针的连接测试，同时避免了在探针测试过程中由于探针接触到硅基板而导致信号无法施加在TSV通孔上的问题，从而显著提高了测试的效率和准确性。
-
公开(公告)号：CN119358573A
公开(公告)日：2025-01-24
申请号：CN202411255327.3
申请日：2024-09-09
Applicant: 北京智芯微电子科技有限公司
Abstract: 本发明提供一种车载电子标签测试装置、测试方法和电子设备，属于车载电子标签技术领域。其中装置包括：测试环境创建模块，用于根据第二测试类型选择指令创建ESAM逻辑单元测试所需要的第一测试环境和/或创建ICC逻辑单元测试所需要的第二测试环境；ESAM逻辑单元功能集模块，用于在第一测试环境中执行ESAM逻辑单元中的第一预设测试用例的测试；ICC逻辑单元功能集模块，用于在第二测试环境中执行ICC逻辑单元中的第二预设测试用例的测试；交叉功能模块，用于交替在第一测试环境和第二测试环境之间进行第三预设测试用例的测试。本发明用以解决现有车载电子标签测试均需使用两个软件测试，配置不灵活，自动化水平较低的缺陷。
-
Patent Agency Ranking
公开(公告)号：CN114047385B
公开(公告)日：2022-07-08
申请号：CN202210034777.4
申请日：2022-01-13
Applicant: 北京智芯微电子科技有限公司 , 北京智芯半导体科技有限公司
Abstract: 本发明公开了一种RFID芯片阻抗及灵敏度的测试方法、装置及电子设备，其中方法包括：获取至少三个公版标签天线中每个公版标签天线的天线阻抗值和天线增益；依次获取多个芯片中每个芯片与至少三个公版标签天线相连后形成的至少三个标签中每个标签的标签灵敏度，其中，多个芯片包括待测芯片和至少一个与待测芯片同型号的芯片；根据标签灵敏度、天线阻抗值和天线增益获取多个芯片中每个芯片的芯片阻抗值和芯片灵敏度；根据多个芯片中每个芯片的芯片阻抗值和芯片灵敏度，获取待测芯片的芯片阻抗值和芯片灵敏度。由此，能够准确高效的测试出芯片的阻抗值和芯片灵敏度，从而有利于设计出性能更加优异的天线以及获得灵敏度更高的标签。
-
公开(公告)号：CN112163659A
公开(公告)日：2021-01-01
申请号：CN202010942699.9
申请日：2020-09-09
Applicant: 北京智芯微电子科技有限公司 , 国网信息通信产业集团有限公司
IPC: G06K19/077
Abstract: 本发明公开了一种微型电子标签以及微型电子标签的制备方法，包括多层印制电路板，所述多层印制电路板采用叠层设计以使布置在每层印制电路上的印刷天线堆叠，且所述多层印制电路板中相邻印制电路板之间采用焊球连接以使所述相邻印制电路板上的印刷天线通过所述焊球串联。由此，通过将多层印制电路板叠层设置，与现有技术相比，能够在有限空间内实现印刷天线的高密度堆叠，可以大幅度提高天线的布线长度，也可以提高微型电子标签的性能和质量，从而可以提高天线的调节空间，进而可以保证微型电子标签和阅读器间的读写距离。
-
公开(公告)号：CN109444547A
公开(公告)日：2019-03-08
申请号：CN201811400959.9
申请日：2018-11-22
Applicant: 北京智芯微电子科技有限公司 , 国网信息通信产业集团有限公司
IPC: G01R27/02
Abstract: 本发明公开了一种基于二端口网络的RFID芯片阻抗测量方法及装置，RFID芯片阻抗测量方法包括如下步骤：制作二端口微带线电路板，其中，二端口微带线电路板包括直通微带线电路板以及与直通微带线电路板等长度的带被测物的微带线电路板；校准矢量网络分析仪；测试直通微带线电路板的S参数；测试带被测物的微带线电路板的S参数；基于直通微带线电路板的S参数得到针对直通微带线电路板的第一传输矩阵；基于带被测物的微带线电路板的S参数得到针对带被测物的微带线电路板的第二传输矩阵；基于第一传输矩阵以及第二传输矩阵，计算T矩阵；以及基于T矩阵，计算RFID芯片阻抗。本发明的RFID芯片阻抗测量方法的测量结果更精准，且算法相对简单。
-
公开(公告)号：CN109148316A
公开(公告)日：2019-01-04
申请号：CN201811042338.8
申请日：2018-09-07
Applicant: 北京智芯微电子科技有限公司 , 国网信息通信产业集团有限公司
IPC: H01L21/66
CPC classification number: H01L22/12
Abstract: 本发明公开了一种用于精确判定等离子体刻蚀机刻蚀芯片终点的监测方法，其基于等离子体刻蚀机，且等离子体刻蚀机的反应仓的顶部开设有观察窗，且观察窗的上方设置有显微镜，用于精确判定等离子体刻蚀机刻蚀芯片终点的监测方法包括以下步骤：步骤一：将芯片放入等离子体刻蚀机的反应仓中；步骤二：等离子体刻蚀机的控制系统进行常规设置刻蚀芯片；步骤三：完成刻蚀流程后暂不取出芯片，通过显微镜透过观察窗实时观察芯片的刻蚀进度；以及步骤四：根据芯片的刻蚀进度确定是否为芯片的刻蚀终点。借此，本发明的用于精确判定等离子体刻蚀机刻蚀芯片终点的监测方法，实时观察刻蚀进度，可以精确判定等离子体刻蚀机刻蚀芯片的终点。
-
公开(公告)号：CN108846171A
公开(公告)日：2018-11-20
申请号：CN201810523411.7
申请日：2018-05-28
Applicant: 北京智芯微电子科技有限公司 , 国网信息通信产业集团有限公司
IPC: G06F17/50
Abstract: 本发明公开了一种仿真MOSFET温度电学特性的子电路模型的建立方法，包括以下步骤：分别在常温、第一温度、第二温度下对MOSFET进行电学特性测试并记录实际的电学特性曲线，其中第一温度是-40度以下，第二温度是125度以上；根据常温下的电学特性测试结果提取BSIM模型；在所述BSIM模型基础上定义等效温变电阻以及温度补偿因子得到一个初步的子电路模型；根据在常温、所述第一温度、所述第二温度下的电学特性测试结果，调整等效温变电阻以及温度补偿因子的值使得最终的子电路模型仿真的电学特性曲线能够精确地拟合所述实际的电学特性曲线。所述仿真MOSFET温度电学特性的子电路模型的建立方法可以实现在更宽的温度区间子电路模型仿真的电学特性曲线更加拟合实际情况。
-
-
-
-
-
-
-
-
-
Search Results
54
records
(took 0.036 seconds)
