-
公开(公告)号：CN113805044B
公开(公告)日：2022-03-08
申请号：CN202111354981.6
申请日：2021-11-16
Applicant: 北京智芯微电子科技有限公司 , 北京芯可鉴科技有限公司 , 国网信息通信产业集团有限公司 , 国家电网有限公司 , 国网福建省电力有限公司电力科学研究院
IPC: G01R31/28
Abstract: 本发明实施例提供一种芯片可靠性评估方法、装置及芯片，该方法包括测试芯片的抗ESD能力；添加寄生元件和等效器件至芯片的内部电路，组成新电路，其中，所述寄生元件为所述芯片在电磁干扰下产生的电容和/或电感，所述等效器件为芯片封装等效的电阻和/或电感；对所述新电路进行老化测试，以确定所述芯片的老化特性；根据所述芯片的抗ESD能力和所述芯片的老化特性，对所述芯片进行可靠性评估。所述芯片可靠性评估方法实现了芯片在不同电磁干扰下的可靠性的评估。
-
公开(公告)号：CN113990942A
公开(公告)日：2022-01-28
申请号：CN202111623306.9
申请日：2021-12-28
Applicant: 北京芯可鉴科技有限公司 , 北京智芯微电子科技有限公司 , 国网信息通信产业集团有限公司
IPC: H01L29/423 , H01L29/40 , H01L29/78 , H01L21/28 , H01L21/336
Abstract: 本发明提供一种圆形对称结构的LDMOS器件及其制备方法，包括：衬底、栅介质层和栅电极；衬底上划分有第一区域，第一区域形成有高压阱区；第一区域包括第二区域和第三区域；第二区域形成有体区，第三区域形成有漂移区，漂移区和体区位于高压阱区内；第二区域包括第四区域和第五区域，第四区域经离子注入形成源区；第三区域包括第六区域和第七区域；第七区域经离子注入形成漏区；栅介质层形成在第五区域和第六区域上方；栅介质层包括薄氧区和场氧区；场氧区表面划分有第八区域；栅电极设置在第八区域与薄氧区上。采用中心对称布局，消除工艺梯度误差，提升量产工艺的良率、均匀性和一致性；采用圆形场板结构，提升器件的击穿电压和可靠性。
-
公开(公告)号：CN113948411A
公开(公告)日：2022-01-18
申请号：CN202111057876.6
申请日：2021-09-09
Applicant: 北京芯可鉴科技有限公司 , 北京智芯微电子科技有限公司 , 国网信息通信产业集团有限公司 , 北京大学 , 国网山东省电力公司营销服务中心(计量中心) , 国家电网有限公司
IPC: H01L21/66 , H01L23/544
Abstract: 本发明涉及器件可靠性研究领域，提供一种栅氧化层时变击穿测试方法、可靠性测试方法及测试结构。所述栅氧化层时变击穿测试方法包括：将多个氧化层电容的衬底集成为一个共用的测试极并接地，其中所述多个氧化层电容各自的栅氧化层的面积均不相同；在通过同一恒定电压源向各个氧化层电容的栅极同时施加同一恒定电压的条件下，持续测量各个氧化层电容的栅极电流；将氧化层电容的栅极电流发生跳变的时间作为该氧化层电容的栅氧化层击穿时间，直至获得各个氧化层电容的栅氧化层击穿时间。本发明在持续施加恒定电压的情况下一次测试就可以获得多个氧化层电容的栅氧化层击穿时间，在节省测试设备成本的前提下，极大地提高了测试效率。
-
公开(公告)号：CN113851466A
公开(公告)日：2021-12-28
申请号：CN202111436654.5
申请日：2021-11-29
Applicant: 北京智芯微电子科技有限公司 , 北京芯可鉴科技有限公司 , 国网信息通信产业集团有限公司 , 国家电网有限公司 , 国网福建省电力有限公司电力科学研究院
Abstract: 本发明涉及半导体器件领域，提供一种隔离电容及隔离电容的制备方法。所述隔离电容包括衬底、下极板、上极板以及位于所述下极板与所述上极板之间的电介质层，还包括设置于所述下极板与所述衬底之间的隔离层；所述隔离层由介电常数在2~3之间的电介质材料形成，所述隔离层用于降低所述下极板与所述衬底之间的寄生电容。本发明在下极板与衬底之间增加超低介电常数的隔离层，大幅度降低下极板与衬底之间的寄生电容。
-
公开(公告)号：CN113805044A
公开(公告)日：2021-12-17
申请号：CN202111354981.6
申请日：2021-11-16
Applicant: 北京智芯微电子科技有限公司 , 北京芯可鉴科技有限公司 , 国网信息通信产业集团有限公司 , 国家电网有限公司 , 国网福建省电力有限公司电力科学研究院
IPC: G01R31/28
Abstract: 本发明实施例提供一种芯片可靠性评估方法、装置及芯片，该方法包括测试芯片的抗ESD能力；添加寄生元件和等效器件至芯片的内部电路，组成新电路，其中，所述寄生元件为所述芯片在电磁干扰下产生的电容和/或电感，所述等效器件为芯片封装等效的电阻和/或电感；对所述新电路进行老化测试，以确定所述芯片的老化特性；根据所述芯片的抗ESD能力和所述芯片的老化特性，对所述芯片进行可靠性评估。所述芯片可靠性评估方法实现了芯片在不同电磁干扰下的可靠性的评估。
-
Patent Agency Ranking
公开(公告)号：CN107808058A
公开(公告)日：2018-03-16
申请号：CN201711089861.1
申请日：2017-11-08
Applicant: 北京智芯微电子科技有限公司 , 国网信息通信产业集团有限公司 , 国家电网公司
IPC: G06F17/50
CPC classification number: G06F17/5036
Abstract: 本发明公开了一种芯片可靠性设计的方法及装置，其中，该方法包括：获取待测器件的电学参数随时间的变化规律，待测器件为待测芯片中的器件；根据变化规律确定相对应的待测器件负荷的边界条件；建立待测器件的状态侦测模型，实时探测待测器件的工作参数；将工作参数与边界条件进行对比，在工作参数超出边界条件相对应的范围时，生成报警信号。该方法可以在芯片设计阶段介入可靠性设计，通过侦测出可靠性薄弱环节，进而改进电路，提高芯片的使用寿命。
-
公开(公告)号：CN114499467A
公开(公告)日：2022-05-13
申请号：CN202111592037.4
申请日：2021-12-23
Applicant: 北京芯可鉴科技有限公司 , 北京智芯微电子科技有限公司 , 国网信息通信产业集团有限公司 , 芯创智(北京)微电子有限公司
Abstract: 本发明实施例提供一种振荡电路和振荡器，属于集成电路技术领域。所述振荡电路包括：环形振荡单元、稳定频率单元、加速启动单元、输出信号端，所述环形振荡单元，用于产生振荡信号，所述稳定频率单元，用于通过负反馈稳定所述环形振荡器的振荡频率，所述加速启动单元，用于提升所述环形振荡器的起振速度，所述输出信号端，用于输出所述振荡信号。利用高速的加速启动单元提升起振速度，同时利用负反馈技术，得到稳定高精度的振荡频率，解决了传统的电流匮乏模式的三级环形振荡器，起振速度慢和振荡频率不稳定等问题。
-
公开(公告)号：CN113889537B
公开(公告)日：2022-03-04
申请号：CN202111482363.X
申请日：2021-12-07
Applicant: 北京芯可鉴科技有限公司 , 北京智芯微电子科技有限公司 , 国网信息通信产业集团有限公司 , 西安电子科技大学
IPC: H01L29/78 , H01L21/336 , H01L21/762
Abstract: 本发明涉及半导体技术领域，提供一种半导体器件及其制作方法。所述半导体器件包括栅电极、源电极和漏电极，还包括：浅槽隔离结构，所述浅槽隔离结构包括第一隔离部和第二隔离部，所述第二隔离部与所述第一隔离部契合；所述第二隔离部用于阻碍所述半导体器件内寄生沟道的形成。本发明在浅槽隔离区域设置相契合的第一隔离部和第二隔离部，通过第二隔离部将寄生沟道延伸至浅槽隔离区域内，减缓或阻断寄生沟道内电荷的流动，减少因浅槽隔离区域陷阱电荷影响而导致的泄漏电流。
-
公开(公告)号：CN114050181A
公开(公告)日：2022-02-15
申请号：CN202210014429.0
申请日：2022-01-07
Applicant: 北京芯可鉴科技有限公司 , 北京智芯微电子科技有限公司 , 国网信息通信产业集团有限公司
IPC: H01L29/06 , H01L29/78 , H01L21/336
Abstract: 本发明实施例提供一种NLDMOS器件及制备方法、芯片，所述NLDMOS器件包括：衬底，所述衬底上方设有第一高压N阱区和第二高压N阱区，所述第一高压N阱区和第二高压N阱区之间留有衬底间隙；所述第一高压N阱区和第二高压N阱区上设有P型降低电场区，所述P型降低电场区经过所述衬底间隙；所述第一高压N阱区上还设有P型体区，所述第二高压N阱区上设有N型漂移区；所述P型体区、衬底间隙以及N型漂移区形成PIN结。所述NLDMOS器件的结构设计有效的提高了击穿电压。
-
公开(公告)号：CN113990865A
公开(公告)日：2022-01-28
申请号：CN202111619505.2
申请日：2021-12-28
Applicant: 北京芯可鉴科技有限公司 , 北京智芯微电子科技有限公司 , 国网信息通信产业集团有限公司 , 西安电子科技大学
IPC: H01L27/02
Abstract: 本发明实施例提供一种硅控整流器、芯片及电路，该硅控整流器包括：衬底，所述衬底上方设有深阱层，所述深阱层上方设有N阱区和P阱区；所述N阱区和P阱区上方依次设有第一N+区、第一P+区、第二N+区及第二P+区；所述第一N+区和第二P+区相连，所述第一P+区与所述硅控整流器的阳极相连，所述第二N+区与所述硅控整流器的阴极相连；所述第二P+区最外侧设有场氧结构，所述场氧结构位于所述深阱层的上方。该硅控整流器缩短了通路的距离，提高了防护等级。
-
-
-
-
-
-
-
-
-
Search Results
336
records
(took 0.096 seconds)
