公开(公告)号：CN106328806A

公开(公告)日：2017-01-11

申请号：CN201610751139.9

申请日：2016-08-29

Applicant: 北京大学

Inventor： 黎明 ,  陈珙 ,  樊捷闻 ,  黄如

IPC: H01L43/08 ,  H01L43/02 ,  H01L43/10

Abstract: 本发明提供一种基于磁阻效应的电子器件开关，该开关包括有源层、隔离层和控制线；其中，有源层包括源电极、漏电极以及连接二者的导电沟道；隔离层覆盖有源层；在隔离层上形成与导电沟道方向一致的控制线。当控制线中无电流流过时，不激发磁场，有源层中的电流从源电极流经导电沟道，从漏电极流出，导电沟道中的电子不受洛伦兹力影响，无磁阻现象，开关处于开态；当控制线中有电流流过时，激发出环形磁场，此时导电沟道中的电子受到洛伦兹力的影响，发生偏转而与沟道表面间的散射加剧，致使载流子沿沟道方向的速度损失，出现磁阻现象，有源层中的电流被关断，开关处于关态。与现有技术相比，本发明具有良好的抗辐射性、开关效率高。

公开(公告)号：CN106298934A

公开(公告)日：2017-01-04

申请号：CN201610658955.5

申请日：2016-08-11

Applicant: 北京大学

Inventor： 黎明 ,  陈珙 ,  杨远程 ,  黄如

IPC: H01L29/78 ,  H01L21/336 ,  H01L29/10

CPC classification number: H01L29/785 ,  H01L29/1037 ,  H01L29/66795

Abstract: 本发明公布了一种鞘层沟道结构的垂直纳米线器件及其制备方法，结合刻蚀通孔、淀积沟道材料、填充二氧化硅，获得集成的鞘层沟道结构垂直纳米线器件；包括：提供一半导体衬底，实现器件隔离；形成重掺杂的下有源区；淀积假栅叠层；通过刻蚀通孔、淀积沟道材料、填充二氧化硅形成垂直的鞘层沟道结构；通过淀积、刻蚀形成器件的重掺杂上有源区；去除假栅，淀积HK、MG并形成栅电极；形成器件各端的金属接触；后续按现有的后端工艺完成器件集成。本发明能够有效地提高器件的短沟道效应控制能力，减小泄露电流；能精确控制器件沟道的厚度、截面积大小和形貌，并采用后栅工艺提高器件的性能。

公开(公告)号：CN106252227A

公开(公告)日：2016-12-21

申请号：CN201610659888.9

申请日：2016-08-12

Applicant: 北京大学

Inventor： 黎明 ,  陈珙 ,  杨远程 ,  黄如

IPC: H01L21/335 ,  H01L29/775 ,  H01L29/10 ,  G01N27/00 ,  B82Y40/00

CPC classification number: H01L29/66439 ,  B82Y40/00 ,  G01N27/00 ,  H01L29/1029 ,  H01L29/775

Abstract: 本发明提供一种带栅极调控的垂直沟道纳米线生物传感器的集成方法，属于半导体制造技术领域。该方法结合刻蚀通孔、外延沟道以实现垂直沟道的纳米线生物传感器的集成。本发明与传统的水平沟道结构相比，生物分子在溶液中进行布朗运动时对纳米线沟道表面的各个方向均产生随机碰撞，最终在纳米线表面产生更高的修饰密度。且本发明避免了现有方法中沟道形成过程中的刻蚀损伤，提高了器件的性能；以及可以将沟长缩短至10nm以下，满足了对单个蛋白质或核酸分子的修饰要求。本发明与传统集成电路制造技术相兼容，工艺简单、成本代价小。

公开(公告)号：CN106158974A

公开(公告)日：2016-11-23

申请号：CN201610756154.2

申请日：2016-08-29

Applicant: 北京大学

Inventor： 黎明 ,  陈珙 ,  张嘉阳 ,  黄如

IPC: H01L29/78 ,  H01L21/336

CPC classification number: H01L29/7853 ,  H01L29/66795 ,  H01L29/7854

Abstract: 本发明提供一种Ω型顶栅结构的鳍式场效应晶体管及其制备方法，属于超大规模集成电路制造技术领域。本发明将矩形顶栅改为Ω型顶栅，由于Ω型栅结构的栅控能力接近围栅结构，因此Ω型顶栅FinFET对于Fin上1/3处的栅控能力必定大于矩形顶栅FinFET，这使得Ω型顶栅FinFET泄露电流会较传统FinFET更小；且Ω型顶栅FinFET的Fin上1/3处的沟道截面积并未有减小。本发明与传统的鳍型场效应晶体管相比，可获得较高的开态电流。且本发明与传统集成电路制造技术相兼容、工艺简单、成本代价小。

公开(公告)号：CN106057664A

公开(公告)日：2016-10-26

申请号：CN201610603257.5

申请日：2016-07-27

Applicant: 北京大学

Inventor： 黎明 ,  陈珙 ,  张昊 ,  杨远程 ,  黄如

IPC: H01L21/3065 ,  H01L21/308 ,  H01L21/324

CPC classification number: H01L21/3065 ,  H01L21/308 ,  H01L21/324

Abstract: 本发明公开了一种纳米尺度多晶硅线条的制备方法。本发明采用在衬底上形成非晶硅薄膜层，然后在非晶硅薄膜层上刻蚀出纳米尺度细线条，最后进行退火处理，再结晶得到高质量低内部缺陷的柱状多晶硅；本发明再结晶后得到的多晶硅的晶粒尺寸显著提高，内部缺陷减少，结晶效果好；再结晶后得到的多晶硅，由于晶粒间界更少，方块电阻下降，载流子迁移率提高，对提高多晶硅金属‑氧化物半导体场效应晶体管MOSFET的性能有积极效果；能够通过设计纳米尺度细线条的宽度来控制多晶硅的结晶大小，可控性和均匀性高；与体硅CMOS工艺完全相兼容，工艺简单，成本代价小，适用于三维集成。

公开(公告)号：CN105374752A

公开(公告)日：2016-03-02

申请号：CN201510701681.9

申请日：2015-10-26

Applicant: 北京大学

Inventor： 黎明 ,  杨远程 ,  陈珙 ,  樊捷闻 ,  张昊 ,  黄如

IPC: H01L21/8238

CPC classification number: H01L21/823885 ,  B82Y10/00 ,  B82Y40/00 ,  H01L21/823807 ,  H01L21/823814 ,  H01L21/823828 ,  H01L21/823871 ,  H01L21/823878 ,  H01L29/0676 ,  H01L29/401 ,  H01L29/4236 ,  H01L29/66439 ,  H01L29/66545 ,  H01L29/66666 ,  H01L29/775 ,  H01L29/7827

Abstract: 本发明公开了一种垂直纳米线晶体管的集成方法，属于CMOS超大规模集成电路(ULSI)中场效应晶体管逻辑器件领域。该方法结合图形化外延和侧壁替代栅以实现垂直纳米线晶体管集成，与现有的通过刻蚀形成垂直纳米线沟道的方法相比，能够精确地控制器件沟道的截面积大小和形貌，提高器件的特性的一致性；避免了现有方法中沟道形成过程中的刻蚀损伤，提高了器件的性能。